多位数模转换器和连续时间西格玛-德尔塔调制器

    公开(公告)号:CN112994700A

    公开(公告)日:2021-06-18

    申请号:CN202011480663.X

    申请日:2020-12-15

    发明人: V·特里帕蒂

    IPC分类号: H03M3/04

    摘要: 本公开涉及多位数模转换器和连续时间西格玛‑德尔塔调制器。四路信号生成器电路响应于采样时钟以及2N‑1位温度计编码的信号而生成四个2N‑1位控制信号。数模转换器电路具有2N‑1个单位电阻器元件,其中每个单位电阻器元件包括由四个2N‑1位控制信号的对应位控制的四个切换电路。对2N‑1个单位电阻器元件的输出进行求和以生成模拟输出信号。四路信号生成器电路控制四个2N‑1位控制信号的生成,以使得四个2N‑1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。模拟输出信号可以是在西格玛‑德尔塔模数转换器电路中的反馈信号,西格玛‑德尔塔模数转换器电路包括操作为量化滤波后的环路信号以生成2N‑1位温度计编码的信号的多位量化电路。

    非对称光噪声阈值调整补偿的方法、电路及系统

    公开(公告)号:CN112187260A

    公开(公告)日:2021-01-05

    申请号:CN202010897429.0

    申请日:2018-02-08

    IPC分类号: H03M1/08 H03M3/04

    摘要: 一种光数据电路,包括阈值调整电路,用于对非对称光噪声进行阈值调整补偿。所述光数据电路包括光电转换电路,用于在各自的第一和第二电节点处产生第一和第二差分电数据信号,以响应光数据信号。第一和第二数模转换器(digital‑to‑analog converter,简称DAC)电路分别耦合到所述第一和第二电节点,并用于分别生成第一和第二调整信号。所述第一和第二DAC电路用于调整所述第一和第二差分电数据信号,以使正数据的过零点上拉以响应所述第一调整信号,而负数据的过零点下拉以响应所述第二调整信号。

    用于飞行时间测量的信号处理单元和方法

    公开(公告)号:CN111194413A

    公开(公告)日:2020-05-22

    申请号:CN201880064939.0

    申请日:2018-10-08

    发明人: 保罗·塔

    摘要: 指定了用于飞行时间测量的信号处理单元。该信号处理单元包括振荡模块、传输模块、检测模块、至少一个乘法器、模数转换器和处理模块。振荡模块适于提供m个参考相位;传输模块适于基于从m个参考相位中选择的相应选择相位来生成至少一组光脉冲;检测模块适于接收所述至少一组光脉冲的相应的一组反射,并基于所述一组反射来生成检测器信号;至少一个乘法器适于将所述检测器信号乘以相应的比较相位;模数转换器适于将至少一个乘法器的结果转换为数字信号;并且处理模块适于基于数字信号来确定相应的比较相位或相应的选择相位,并计算至少一组所生成的光脉冲与一组所接收的反射之间的近似相位差。另外,指定了用于飞行时间测量的对应方法。

    多电平电容性DAC
    4.
    发明授权

    公开(公告)号:CN105027448B

    公开(公告)日:2020-01-17

    申请号:CN201480010285.5

    申请日:2014-03-06

    IPC分类号: H03M1/06 H03M3/04

    摘要: 一种电荷转移类型的数/模转换器DAC可在ΣΔ调制器中用于产生N个输出电平,其中输出电平是通过由所述DAC转移的电荷的相应量定义的。所述DAC具有:第一电容器开关单元,其接收参考电压及第一数字输入值以转移第一输出电荷;至少一个第二电容器开关单元,其接收所述参考电压及第二数字输入值,其中所述第二电容器开关单元的输出与所述第一电容器开关单元的输出并联耦合以产生第一与第二经转移输出电荷的和;及定序器,其控制所述第一及第二电容器开关单元的开关,其中针对每一DAC输入值提供根据个别第一及第二数字输入值的切换序列以产生所述N个输出电平。

    二阶梳状抽选滤波器
    5.
    发明授权

    公开(公告)号:CN104143989B

    公开(公告)日:2018-01-19

    申请号:CN201310598326.4

    申请日:2013-11-21

    发明人: 赵建华

    IPC分类号: H03M3/04

    摘要: 本发明公开了一种二阶梳状抽选滤波器,其包括第一运算电路、选择电路、第二运算电路和z域信号延时采样单元。所述第一运算电路用于接收输入的时域信号以产生相应的输出信号。所述选择电路电性连接所述第一运算电路,以选择性地输出所述第一运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号的反信号。所述第二运算电路电性连接所述选择电路,以累加或者累减所述选择电路的输出。所述z域信号延时采样单元,电性连接所述第二运算电路,以对所述第二运算电路的输出结果的z域信号的延时进行采样。通过上述方式,本发明能够减少整个电路的面积,减少成本。

    多比特数模转换器和三角积分模数转换器

    公开(公告)号:CN102624398B

    公开(公告)日:2015-06-17

    申请号:CN201210067408.1

    申请日:2012-01-30

    IPC分类号: H03M3/04 H03M1/52

    CPC分类号: H03M1/0665 H03M1/74 H03M3/464

    摘要: 本发明涉及一种多比特数模转换器(DAC)和采用这种DAC的三角积分模数转换器。所述DAC具有多比特输入端、用于处理在其输入端接收的输入信号的多个元件、以及用于基于所述信号输入选择一个或多个DAC元件来处理所述信号的选择器。所述DAC具有用于控制该选择器的控制装置,使得如果该DAC的输入持续预定时间段低于预定值,则所述选择器用于选择仅一个所述DAC元件来处理所述输入信号。还公开了一种采用这种DAC的三角积分模数转换器(ADC)。