公开(公告)号：CN115692418A

公开(公告)日：2023-02-03

申请号：CN202210494880.7

申请日：2022-05-07

Applicant: 三星电子株式会社

Inventor： 崔圭峰 ,  朴錬皓 ,  朴俊模 ,  朴恩实 ,  李俊席 ,  李晋硕 ,  林旺燮

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供一种半导体器件。半导体器件包括：第一有源图案、第二有源图案和第三有源图案，位于衬底的逻辑单元区域上并且在第一方向上彼此间隔开；第一栅电极和第二栅电极，第一栅电极跨过第一有源图案，并且第二栅电极跨过第二有源图案；第一分离图案，设置在第一有源图案与第二有源图案之间；第二分离图案，设置在第二有源图案与第三有源图案之间；第一栅极绝缘层，介于第一栅电极与第一有源图案之间；以及第一栅极切割图案，介于第一栅电极与第二栅电极之间，并且与第一分离图案的顶表面接触。第一分离图案比第二分离图案宽，并且第一栅极绝缘层在第一栅电极与第一分离图案之间延伸，并且与第一分离图案的侧表面和顶表面接触。

公开(公告)号：CN115588693A

公开(公告)日：2023-01-10

申请号：CN202210701452.7

申请日：2022-06-20

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  朴鍊皓 ,  崔圭峰 ,  金哲 ,  李俊锡 ,  李晋硕

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10

Abstract: 一种半导体存储器件包括：衬底，具有分别沿第一方向延伸并沿垂直于第一方向的第二方向布置的第一沟道结构和第二沟道结构；第一栅极结构，在衬底上设置在第一沟道结构上并沿第二方向延伸；第二栅极结构，设置在第二沟道结构上并沿第二方向延伸；第一源/漏区，分别设置在第一栅极结构的相对侧上；第二源/漏区，分别设置在第二栅极结构的相对侧上；栅极分离图案，设置在第一栅极结构与第二栅极结构之间，并且具有位于比第一栅极结构和第二栅极结构中的每一个的上表面的高度低的高度处的上表面；以及栅极封盖层，设置在第一栅极结构和第二栅极结构上，并且具有在第一栅极结构与第二栅极结构之间延伸以连接到栅极分离图案的延伸部分。

公开(公告)号：CN116564970A

公开(公告)日：2023-08-08

申请号：CN202211271785.7

申请日：2022-10-18

Applicant: 三星电子株式会社

Inventor： 朴俊模 ,  朴鍊皓 ,  权旭炫 ,  林健

IPC: H01L27/092 ,  H01L29/423 ,  H01L21/8238

Abstract: 提供了一种半导体装置，所述半导体装置可以包括：基底，包括彼此相邻的第一有源区和第二有源区；第一有源图案和第二有源图案，分别设置在第一有源区和第二有源区上；以及栅电极，延伸以与第一有源图案和第二有源图案交叉。栅电极可以包括分别设置在第一有源区和第二有源区上的第一电极部分和第二电极部分。第二电极部分可以包括顺序地覆盖第二有源图案的第一金属图案、蚀刻阻挡图案、第二金属图案和第三金属图案。第一电极部分可以包括覆盖第一有源图案的第二金属图案。蚀刻阻挡图案可以与第一金属图案和第二金属图案接触，并且蚀刻阻挡图案可以比第一金属图案薄并且比第二金属图案薄。