集成电路装置及其制造方法

    公开(公告)号:CN112002690A

    公开(公告)日:2020-11-27

    申请号:CN202010332676.6

    申请日:2020-04-24

    Abstract: 提供了包括鳍形有源区的集成电路装置及其形成方法。所述装置可以包括鳍形有源区、鳍形有源区上的多个半导体图案、多个半导体图案上的栅电极以及分别位于栅电极的相对侧上的源极/漏极区。栅电极可以包括在最上面的半导体图案上延伸的主栅极部分以及在多个半导体图案中的两个相邻半导体图案之间延伸的子栅极部分。子栅极部分可以包括子栅极中心部分和子栅极边缘部分。在水平截面图中,子栅极中心部分在第一方向上的第一宽度可以小于子栅极边缘部分中的一个子栅极边缘部分在第一方向上的第二宽度。

    存储装置、存储装置的操作方法和电子系统

    公开(公告)号:CN117093517A

    公开(公告)日:2023-11-21

    申请号:CN202310552434.1

    申请日:2023-05-16

    Inventor: 朴俊范

    Abstract: 提供了存储装置、存储装置的操作方法以及包括存储装置的电子系统。所述存储装置包括非易失性存储器件以及存储控制器,所述存储控制器被配置为:控制所述非易失性存储器件,执行来自主机的命令,从所述主机的存储器和至少一个高速缓存之中选择针对命令的完成条目要被写入的位置,以及向所述主机发送中断,所述中断包括指示所述完成条目要被写入的所述位置的中断向量号。

    存储设备及其操作方法
    13.
    发明公开

    公开(公告)号:CN114629849A

    公开(公告)日:2022-06-14

    申请号:CN202111529213.X

    申请日:2021-12-14

    Inventor: 朴俊范

    Abstract: 一种存储设备,包括:缓冲存储器,被配置为暂时存储数据;多个非易失性存储器设备;存储控制器电路,被配置为通过监视缓冲存储器的状态来生成缓冲存储器状态信息,并且在基于所生成的缓冲存储器状态信息设置非易失性存储器的缓冲存储器数据传输授权的拥塞控制模式下操作;以及第一接口电路,被配置为与存储控制器电路和多个非易失性存储器设备通信,其中,第一接口电路是基于以太网接口而连接到网络的。

    针对快速数据传输执行监听操作的存储装置及其方法

    公开(公告)号:CN108572798A

    公开(公告)日:2018-09-25

    申请号:CN201810194797.1

    申请日:2018-03-09

    Inventor: 朴俊范

    Abstract: 根据本发明构思的示例实施例的存储器控制器包括:系统总线;第一直接存储器存取引擎,其被构造为通过系统总线将数据写入缓冲存储器中;监听器,其被构造为通过在系统总线周围监听,输出指示数据是否被存储在缓冲存储器中的通知信息;以及第二直接存储器存取引擎,其被构造为响应于来自监听器的通知信息将写入在缓冲存储器中的数据发送至主机。本发明构思还提供了一种存储装置以及一种操作存储装置的方法。

    半导体装置
    15.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114664813A

    公开(公告)日:2022-06-24

    申请号:CN202111150121.0

    申请日:2021-09-29

    Abstract: 公开了半导体装置。所述半导体装置可以包括设置在基底上的有源图案和在有源图案上的源极/漏极图案。源极/漏极图案可以包括与有源图案的顶表面接触的底表面。半导体装置还可以包括连接到源极/漏极图案的沟道图案、延伸以越过沟道图案的栅电极以及从有源图案的侧表面延伸到源极/漏极图案的下侧表面的围栏绝缘层。一对中间绝缘图案可以在源极/漏极图案的底表面的两侧处且在有源图案与源极/漏极图案之间与围栏绝缘层的内侧表面接触。

Patent Agency Ranking