-
公开(公告)号：CN114496042A
公开(公告)日：2022-05-13
申请号：CN202111085058.7
申请日：2021-09-16
Applicant: 三星电子株式会社
Abstract: 公开了存储装置的读取方法及非易失性存储器装置。存储装置包括至少一个非易失性存储器装置和被配置为控制所述至少一个非易失性存储器装置的控制器。所述至少一个非易失性存储器装置通过根据命令锁存启用(CLE)信号和地址锁存启用(ALE)信号在写入启用(WE)信号的边沿锁存读取命令来执行片上谷搜索(OVS)操作。响应于特定命令，控制器从所述至少一个非易失性存储器装置接收根据OVS操作的检测信息。OVS操作包括使用读取电平的第一OVS操作和使用改变后的读取电平的第二OVS操作。
-
公开(公告)号：CN114078529A
公开(公告)日：2022-02-22
申请号：CN202110760456.8
申请日：2021-07-06
Applicant: 三星电子株式会社
IPC: G11C16/10
Abstract: 一种用于对多页数据进行编程的非易失性存储器设备的操作方法，该操作方法包括：从存储器控制器接收多页数据；将多页数据当中的第一页数据编程到连接到与选择的字线相邻的字线的第一存储器单元；在对第一页数据进行编程之后，基于第一感测值和第二感测值来读取先前存储在连接到选择的字线的第二存储器单元中的先前页数据；通过将基于第一感测值读取的先前页数据的第一位与基于第二感测值读取的先前页数据的第二位进行比较来计算第一失败位数；并且基于第一失败位数将从第二存储器单元读取的先前页数据和多页数据当中的第二页数据编程到第二存储器单元。
-
公开(公告)号：CN112562760A
公开(公告)日：2021-03-26
申请号：CN202010979075.4
申请日：2020-09-17
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 提供了一种存储器装置和一种存储器模块。存储器装置包括：存储器单元阵列，包括设置在多条字线和多条位线彼此交叉的区域中的多个存储器单元；行解码器，包括行开关并且被配置为对所述多条字线执行选择操作；列解码器，包括列开关并且被配置为对所述多条位线执行选择操作；以及控制逻辑，被配置为控制在数据读取操作中的字线预充电时段中将对被选字线执行的预充电操作，并且控制在位线预充电时段中将对被选位线执行的预充电操作，其中，连接到被选字线的行开关在位线预充电时段中被弱导通。
-
公开(公告)号：CN112242164A
公开(公告)日：2021-01-19
申请号：CN202010180860.3
申请日：2020-03-16
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 提供一种电阻式存储器和操作存储器的方法。所述电阻式存储器包括：存储器单元阵列、写入/读取电路和控制电路。存储器单元阵列包括多个电阻式存储器单元，所述多个电阻式存储器单元结合到多条字线和多条位线。写入/读取电路通过行解码器和列解码器结合到存储器单元阵列，写入/读取电路执行将写入数据写入存储器单元阵列的目标页中的写入操作，并通过将从目标页读取的读取数据与写入数据进行比较来验证写入操作。控制电路控制行解码器、列解码器和写入/读取电路中的至少一个，以基于地址根据从接入点到存储器单元阵列中的选择的存储器单元的距离控制选择的存储器单元经受的电阻。
-
公开(公告)号：CN100530425C
公开(公告)日：2009-08-19
申请号：CN200710005206.3
申请日：2007-02-07
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/408 , G11C11/4094
CPC classification number: G11C7/14 , G11C7/18 , G11C11/404 , G11C11/4097 , G11C11/4099 , G11C2211/4016
Abstract: 一种含无电容器的存储单元的半导体存储器件包含：存储单元阵列块，其中包括连接在第一位线与第一字线之间的第一存储单元和连接在第二位线与第二字线之间的第二存储单元；以及基准存储单元阵列块，其中包括连接在与第一位线相连的第一基准位线和第一基准字线之间的第一基准存储单元，以及连接在与第二位线相连的第二基准位线和第二基准字线之间的第二基准存储单元。当选择第一字线时，选择第二基准存储单元，而当选择第二字线时，选择第一基准存储单元。因而，每条位线都包含基准存储单元，并从基准存储单元中输出基准信号，以使数据在读操作期间被精确地读出。
-
Patent Agency Ranking
公开(公告)号：CN114974338B
公开(公告)日：2025-05-16
申请号：CN202210181050.9
申请日：2022-02-25
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器装置包括：存储器块，其包括存储器区域；片上谷搜索(OVS)电路，其对存储器块执行OVS读出操作；以及缓冲存储器，其存储至少一个变化表，该至少一个变化表包括从OVS读出操作获得的存储器单元的阈值电压的变化信息。响应于由存储器控制器施加的读取命令，对存储器区域执行包括OVS读出操作和主读出操作的读取操作，以OVS读出电平执行OVS读出操作，并且以反映变化信息的主读出电平执行主读出操作。在非易失性存储器装置中，可以提高对字线阈值电压的劣化的校正精度，并且可以减少存储器控制器的负担。
-
公开(公告)号：CN119479716A
公开(公告)日：2025-02-18
申请号：CN202410623022.7
申请日：2024-05-20
Applicant: 三星电子株式会社
Abstract: 公开了存储器装置和存储器装置的操作方法。该存储器装置包括存储器单元阵列、控制读取操作以从每个页读取硬判决数据和软判决数据的控制逻辑、以及包括与硬判决数据的感测有关的第一锁存器和与软判决数据的感测有关的第二锁存器的页缓冲器。控制逻辑控制执行在第一感测时序将基于第一偏移电平确定的值存储在第二锁存器中的第一感测操作、以及在第二感测时序将基于第二偏移电平确定的值存储在第二锁存器中的第二感测操作，并且执行控制操作以在第一感测操作中将设定信号SET提供到第二锁存器，并且在第二感测操作中将重置信号RST提供到第二锁存器。
-
公开(公告)号：CN110750209B
公开(公告)日：2024-12-20
申请号：CN201910220905.2
申请日：2019-03-22
Applicant: 三星电子株式会社
Abstract: 提供了一种固态驱动器和用于元数据访问的方法。固态驱动器包括不同种类的第一存储器和第二存储器以及控制第一存储器和第二存储器的存储器控制器，其中存储器控制器从主机接收元数据访问请求，并且包括条件检查器，条件检查器响应于元数据访问请求而确定第一存储器的条件和第二存储器的条件并且选择第一存储器和第二存储器中的至少一个，并且存储器控制器访问被条件检查器选择的存储器。
-
公开(公告)号：CN118298882A
公开(公告)日：2024-07-05
申请号：CN202311778646.8
申请日：2023-12-22
Applicant: 三星电子株式会社
Abstract: 公开了一种操作包括存储器单元阵列的存储器装置的方法、一种存储器装置和一种存储器系统。存储器单元阵列包括多个存储器单元和连接到多个存储器单元的多条字线。该方法包括：通过调整施加到与用于改善存储器单元读出特性而要被额外读取的存储器单元连接的选择的字线WLN的电压电平以及施加到多条未选择的字线WLUnselect的电压电平，对多个存储器单元执行额外的读操作；以及通过将施加到多条未选择的字线WLUnselect之中的至少一条第一字线的电压电平调整为与在额外的读操作中施加到所述至少一条第一字线的电压电平不同，对多个存储器单元执行主读操作。
-
公开(公告)号：CN112542201B
公开(公告)日：2024-07-02
申请号：CN202010518087.7
申请日：2020-06-09
Applicant: 三星电子株式会社
Abstract: 提供了一种存储设备及操作该存储设备的方法。所述存储设备包括：第一非易失性存储器芯片；第二非易失性存储器芯片；以及控制器。所述控制器可以包括：处理器，被配置为执行加载到片上存储器的闪存转换层；ECC引擎，被配置为在所述处理器的控制下生成数据的第一奇偶校验位，并且选择性地生成所述数据的第二奇偶校验位；以及非易失性存储器接口电路，被配置为向所述第一非易失性存储器芯片发送所述数据和所述第一奇偶校验位，并且选择性地向所述第二非易失性存储器芯片发送选择性地生成的所述第二奇偶校验位。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.031 seconds)
