非易失性存储器设备
    1.
    发明授权

    公开(公告)号:CN107785048B

    公开(公告)日:2023-05-23

    申请号:CN201710740518.2

    申请日:2017-08-25

    IPC分类号: G11C16/08 G11C16/30

    摘要: 一种非易失性存储器设备,包括:包括存储器单元串的存储器单元阵列,所述存储器单元串包括接地选择晶体管和多个串联连接的非易失性存储器单元;连接到接地选择晶体管的接地选择线和连接到多个存储器单元的多个字线;被配置为生成施加到多个字线的编程验证电压和读取电压的电压生成器;以及被配置为基于编程验证温度偏移来控制对编程验证电压的补偿并且基于读取温度偏移来控制对读取电压的补偿的控制电路。

    测试挂起操作的方法
    2.
    发明公开

    公开(公告)号:CN116110484A

    公开(公告)日:2023-05-12

    申请号:CN202211293007.8

    申请日:2022-10-21

    摘要: 公开了一种测试挂起操作的方法。所述方法包括:确定是否在存储在序列操作电路中的多个挂起操作时间点中的每个之前的时间点将挂起采样信号传送给挂起命令电路;将挂起采样信号从序列操作电路传送给挂起命令电路;基于挂起采样信号生成内部挂起操作命令;将内部挂起操作命令从挂起命令电路传送给序列操作电路;响应于内部挂起操作命令,针对所有所述多个挂起操作时间点执行挂起操作;以及确定在所有挂起操作时间点挂起操作是否被执行。

    执行温度补偿的页缓冲器和包括该页缓冲器的存储器装置

    公开(公告)号:CN115708159A

    公开(公告)日:2023-02-21

    申请号:CN202210961110.9

    申请日:2022-08-11

    IPC分类号: G11C16/10 G11C16/34 G11C7/04

    摘要: 提供了一种存储器装置和页缓冲器。该存储器装置包括:存储器单元阵列,其包括多个存储器单元;页缓冲器电路,其通过多条位线连接至存储器单元阵列,并且包括连接至多条位线中的每一条的页缓冲器,页缓冲器包括用于基于第一感测节点的电压电平而存储数据的至少一个第一锁存器;以及控制电路,其被配置为调整提供至页缓冲器电路的电压信号的电平。页缓冲器包括布置在至少一个第一锁存器与第一感测节点之间的跳闸控制晶体管,并且其中,控制电路还被配置为基于对存储器单元阵列执行的读取操作控制将被提供至跳闸控制晶体管的栅极的跳闸控制电压。跳闸控制电压的电平根据存储器装置的温度而变化。

    存储设备的编程方法和使用其的存储系统

    公开(公告)号:CN107369470B

    公开(公告)日:2022-09-06

    申请号:CN201710109311.5

    申请日:2017-02-27

    发明人: 朴一汉 李承宰

    IPC分类号: G11C16/10 G11C16/14

    摘要: 一种存储设备的编程方法包括:确定有效数据是否被存储在与将被执行编程操作的选择字线相邻的字线的存储单元中;当有效数据未被存储在与选择字线相邻的字线的存储单元中时,基于将被写入选择字线的数据来对与选择字线相邻的字线执行预编程操作;以及在执行预编程操作之后,基于编程命令来对选择字线执行编程操作。

    非易失性存储器设备以及对其进行编程的方法

    公开(公告)号:CN107017028B

    公开(公告)日:2022-03-01

    申请号:CN201611168375.4

    申请日:2016-12-16

    IPC分类号: G11C16/34

    摘要: 提供了一种非易失性存储器设备。存储单元阵列包括多个存储单元。地址译码器在第一编程循环中将第一验证电压提供至多个存储单元当中的所选择的存储单元,并且在第二编程循环中将第二验证电压提供至所选择的存储单元。控制逻辑基于第一编程循环的验证操作的结果,将第二编程循环确定为验证电压偏移点,在验证电压偏移点中将第一验证电压改变为第二验证电压。

    非易失性存储器件及其操作方法
    7.
    发明公开

    公开(公告)号:CN110554836A

    公开(公告)日:2019-12-10

    申请号:CN201910047497.5

    申请日:2019-01-18

    IPC分类号: G06F3/06 G11C16/08

    摘要: 提供了一种非易失性存储器件及其操作方法。该非易失性存储器件包括:由第一串选择线和第一字线限定的第一子块;由不同于第一串选择线的第二串选择线和不同于第一字线的第二字线限定的第二子块;由第一串选择线和第二字线限定的第一空块;由第二串选择线和第一字线限定的第二空块。在第一子块中编程第一数据,在第二子块中编程第二数据,并且不在第一空块和第二空块中编程数据。

    非易失性存储器件
    8.
    发明公开

    公开(公告)号:CN110277127A

    公开(公告)日:2019-09-24

    申请号:CN201910066103.0

    申请日:2019-01-23

    IPC分类号: G11C16/26

    摘要: 一种非易失性存储器件可以包括:包括多个锁存器集的页缓冲器,多个锁存器集根据读取信号集中的每一个读取信号集对多个存储单元中所选择的存储单元的每个页数据进行锁存,其中每一个读取信号集包括至少一个读取信号;以及控制逻辑器件,被配置为检测存储单元的劣化水平并且基于检测到的劣化水平确定应用于读取信号集中的至少一个读取信号集的读取参数。

    非易失性存储器装置和在其中编程的方法

    公开(公告)号:CN109961820A

    公开(公告)日:2019-07-02

    申请号:CN201811556056.X

    申请日:2018-12-19

    IPC分类号: G11C16/08 G11C16/10

    摘要: 为了在非易失性存储器装置中编程,存储器块设有在竖直方向上布置的多个子块,其中存储器块包括多个单元串,每个单元串包括串联连接并且在竖直方向上布置的多个存储器单元。多个中间开关晶体管在竖直方向上布置在两个相邻子块之间的边界部分中。在编程操作期间基于编程地址选择性地激活所述多个中间开关晶体管中的每一个。选择性地激活所述多个中间开关晶体管中的每一个包括:基于编程地址选择性地导通选择的单元串中的一个或多个中间开关晶体管。

    非易失性存储器件和存储器系统及其编程方法和控制方法

    公开(公告)号:CN103219040A

    公开(公告)日:2013-07-24

    申请号:CN201310021664.1

    申请日:2013-01-21

    IPC分类号: G11C16/10 G11C16/24

    摘要: 根据示范性实施例,一种非易失性存储器件:第一存储单元,被配置成存储第一数据样式;第二存储单元,被配置成被使用编程电压编程;和,耦合编程控制单元。耦合编程控制单元可以被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示通过时结束编程第二存储单元。