公开(公告)号：CN116346616A

公开(公告)日：2023-06-27

申请号：CN202310355583.9

申请日：2023-04-03

申请人： 上海思尔芯技术股份有限公司

发明人： 吴滔 ,  陈正国

IPC分类号： H04L41/0823 ,  H04L41/08

摘要： 本申请公开高速收发器链路自动配置方法、电子设备和存储介质，其中方法包括：进行组网链路检测；根据组网链路检测的结果匹配每条高速收发器链路对应的线缆型号；根据每条高速收发器链路对应的线缆型号生成组网性能优化参数配置文件；根据所述组网性能优化参数配置文件对高速收发器链路进行自动配置。本申请能够帮助用户快速，精准的完成大规模原型验证系统的每一条收发器链路的参数配置，以帮助用户缩短项目时间，提高工作效率。

公开(公告)号：CN110991141B

公开(公告)日：2024-04-12

申请号：CN201911239483.X

申请日：2019-12-06

申请人： 上海思尔芯技术股份有限公司

发明人： 张吉锋 ,  李川 ,  吴滔

IPC分类号： G06F30/392

摘要： 本发明公开了一种芯片设计的黑盒分割管理系统、方法、介质及终端，包括：黑盒信息定义模块，用于导入用户设计信息，将用户芯片设计中的部分信息定义为黑盒模块；资源分析模块，用于把被黑盒信息定义模块定义为黑盒模块的常用模块统计并从用户设计中分离出来，并分析所述常用模块占用的资源信息；分割模块，根据黑盒信息定义模块定义的结果，将被定义为黑盒模块的设计从用户设计中分离，保留剩余设计及其连线，并通过资源分析模块分析占用的资源信息；综合布局模块，自动将被去除的黑盒模块的逻辑功能添加到用户设计中，其余的正常布局布线，完成芯片设计的分割管理，从而极大地提高用户设计的开发灵活度，加快了芯片设计开发流程。