公开(公告)号：CN102054108A

公开(公告)日：2011-05-11

申请号：CN201010620046.5

申请日：2010-12-31

申请人： 北京大学深圳研究生院

发明人： 王新安 ,  胡子一 ,  安辉耀 ,  王腾 ,  谢峥 ,  张兴 ,  周生明 ,  赵秋奇 ,  马芝 ,  孙亚春

IPC分类号： G06F17/50

摘要： 本发明公开了一种集成电路下层硬件映射的方法及装置，所述方法包括：程序分析步骤，读取分析程序，匹配出被映射的执行对象和参数对象；数据控制流图生成步骤，将执行对象和参数对象映射成数据控制流图中的相应节点；算子时空图生成步骤，从算子单元库中取出对应的算子单元将数据控制流图展开成算子时空图；时序约束步骤，根据总时序约束对算子时空图的每个层级进行时序约束；时空图压缩步骤，根据时间标注对时空图进行空间上的聚类压缩。本发明还公开了一种时空图的压缩方法及装置，所述方法包括：通过引入控制算子的方式将运算属性相同和/或存储属性相同听算子在空间上进行合并压缩。通过上述方法和装置，提高了集成电路的设计速度。