-
公开(公告)号：CN102054109A
公开(公告)日：2011-05-11
申请号：CN201010622446.X
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为描述集成电路算法的数据控制流图，再转换为相应的算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路逻辑描述的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流生成方法及装置通过对计算机语言程序分析得到其相应的数据相关性、数据可并行性和相应控制信息等，从而生成相应的数据控制流图，帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102043886A
公开(公告)日：2011-05-04
申请号：CN201010619849.9
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流图时序约束方法及装置通过对数据控制流进行时序约束，使得根据该约束方法得到的电路具有规整性，并且该方法适用于数字电路的时序设计和验证，可以更大程度上帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102054109B
公开(公告)日：2014-03-19
申请号：CN201010622446.X
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为描述集成电路算法的数据控制流图，再转换为相应的算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路逻辑描述的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流生成方法及装置通过对计算机语言程序分析得到其相应的数据相关性、数据可并行性和相应控制信息等，从而生成相应的数据控制流图，帮助硬件工程师进行硬件设计。
-
公开(公告)号：CN102054107A
公开(公告)日：2011-05-11
申请号：CN201010619832.3
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对该数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开，并调用算子将数据控制流图转换为算子时空图，根据本方法得到的电路，不仅版图规整性加强，并且能够实现低功耗的优化设计。
-
公开(公告)号：CN102054107B
公开(公告)日：2013-11-06
申请号：CN201010619832.3
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对该数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开，并调用算子将数据控制流图转换为算子时空图，根据本方法得到的电路，不仅版图规整性加强，并且能够实现低功耗的优化设计。
-
公开(公告)号：CN102054108B
公开(公告)日：2012-08-08
申请号：CN201010620046.5
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射的方法及装置，所述方法包括：程序分析步骤，读取分析程序，匹配出被映射的执行对象和参数对象；数据控制流图生成步骤，将执行对象和参数对象映射成数据控制流图中的相应节点；算子时空图生成步骤，从算子单元库中取出对应的算子单元将数据控制流图展开成算子时空图；时序约束步骤，根据总时序约束对算子时空图的每个层级进行时序约束；时空图压缩步骤，根据时间标注对时空图进行空间上的聚类压缩。本发明还公开了一种时空图的压缩方法及装置，所述方法包括：通过引入控制算子的方式将运算属性相同和/或存储属性相同听算子在空间上进行合并压缩。通过上述方法和装置，提高了集成电路的设计速度。
-
公开(公告)号：CN105787866A
公开(公告)日：2016-07-20
申请号：CN201610203007.2
申请日：2016-04-01
申请人： 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC分类号： G06T1/40
CPC分类号： G06T1/20 , G06T2207/20084
摘要： 本申请公开了一种细胞单元的电路及细胞神经网络，包括：独立电压源；金属氧化物阻变器件；电容，其与所述金属氧化物阻变器件并联；至少一个压控电流源，其与所述金属氧化物阻变器件并联，其中所述压控电流源的一端接地，另一端接收周围细胞单元的所述压控电压源反馈电压；独立电流源，其与所述金属氧化物阻变器件并联，用于提供偏置电流；及压控电压源输出电压源，所述输出电压源的用于向所述周围细胞单元的所述压控电流源提供反馈电压。本申请还公开了一种细胞神经网络，其包括上述的细胞单元的电路。本申请公开的细胞单元的电路及细胞神经网络，能够实现在不重建网络的前提下实现神经网络权值的更新，从而实现多用功能。
-
公开(公告)号：CN103036581B
公开(公告)日：2014-10-15
申请号：CN201210375094.1
申请日：2012-09-29
申请人： 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC分类号： H04B1/16
摘要： 本发明公布了一种超再生接收机，包括天线、低噪声放大单元、注入锁定超再生单元、基带信号解调单元和数字控制逻辑单元，注入锁定超再生单元包括依次连接的注入锁定辅助模块和数字控制振荡模块，数字控制振荡模块包括数字控制谐振网络模块和正反馈支路模块；天线接收到的信号经低噪声放大单元放大后进入注入锁定超再生单元，基带信号解调单元对注入锁定超再生单元的输出信号进行解调，数字控制逻辑单元与正反馈支路模块的熄灭信号输入端连接，为正反馈支路模块提供熄灭信号。本发明的超再生接收机能实现频率自校准，具有结构简单、功耗低的优点。
-
公开(公告)号：CN103036581A
公开(公告)日：2013-04-10
申请号：CN201210375094.1
申请日：2012-09-29
申请人： 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC分类号： H04B1/16
摘要： 本申请公布了一种超再生接收机，包括天线、低噪声放大单元、注入锁定超再生单元、基带信号解调单元和数字控制逻辑单元，注入锁定超再生单元包括依次连接的注入锁定辅助模块和数字控制振荡模块，数字控制振荡模块包括数字控制谐振网络模块和正反馈支路模块；天线接收到的信号经低噪声放大单元放大后进入注入锁定超再生单元，基带信号解调单元对注入锁定超再生单元的输出信号进行解调，数字控制逻辑单元与正反馈支路模块的熄灭信号输入端连接，为正反馈支路模块提供熄灭信号。本申请的超再生接收机能实现频率自校准，具有结构简单、功耗低的优点。
-
公开(公告)号：CN102043886B
公开(公告)日：2012-10-24
申请号：CN201010619849.9
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流图时序约束方法及装置通过对数据控制流进行时序约束，使得根据该约束方法得到的电路具有规整性，并且该方法适用于数字电路的时序设计和验证，可以更大程度上帮助硬件工程师进行硬件设计。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.037 秒)
