-
公开(公告)号：CN101587469B
公开(公告)日：2011-11-16
申请号：CN200910107661.3
申请日：2009-06-03
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/14
摘要： 本发明公开了一种可变长度的快速傅立叶变换装置，包括至少一个固定基数的蝶形单元、可配置基数的蝶形单元、旋转单元和点数模式选择电路，点数模式选择电路分别连接固定基数的蝶形单元和可配置基数的蝶形单元，用于根据设定的快速傅立叶变换的点数控制输入数据对固定基数的蝶形单元旁通或选通，以及控制可配置基数的蝶形单元的基数配置。本发明基于单径延时反馈结构可以实现2n点可变长度，而且每个蝶形单元的结构都比较简单，电路面积较小、速度快，功耗也较小。
-
公开(公告)号：CN102103535A
公开(公告)日：2011-06-22
申请号：CN201110053593.4
申请日：2011-03-07
申请人： 北京大学深圳研究生院
IPC分类号： G06F11/22
摘要： 本发明公开了一种多核处理器，包括测试访问端口控制器和调试连接器，测试访问端口控制器设置有与JTAG仿真器相连接的接口，调试连接器与所有处理器核的测试访问端口相连接，且所有测试访问端口以并行的方式接入调试连接器，测试访问端口控制器用于控制调试连接器使待测试的处理器核接入仿真器。上述结构的处理器，不用改变标准的JTAG端口和测试访问端口设计。本发明还公开了一种对上述多核处理器进行调试的系统和方法。
-
公开(公告)号：CN102055980A
公开(公告)日：2011-05-11
申请号：CN201010620003.7
申请日：2010-12-31
申请人： 北京大学深圳研究生院
摘要： 本发明公开了一种用于视频编码器的帧内预测电路的实现方法，所述方法包括：将高级程序语言算法描述的视频编码器的帧内预测电路的各个函数映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成帧内预测电路的硬件集成电路。应用本发明，使得系统工程师在保证不损伤数字高清视频编码的前提下，根据足以支撑描述高级语言算法的完备算子单元库，通过设计表示硬件逻辑的算子单元，能够以较快的速度设计出帧内预测电路的硬件集成电路。并且，该种帧内预测电路还可以与视频编码器内的其它专用集成电路ASIC部分进行并行流水操作，加快了视频编码器的ASIC的设计速度。
-
公开(公告)号：CN102054108A
公开(公告)日：2011-05-11
申请号：CN201010620046.5
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： G06F17/50
摘要： 本发明公开了一种集成电路下层硬件映射的方法及装置，所述方法包括：程序分析步骤，读取分析程序，匹配出被映射的执行对象和参数对象；数据控制流图生成步骤，将执行对象和参数对象映射成数据控制流图中的相应节点；算子时空图生成步骤，从算子单元库中取出对应的算子单元将数据控制流图展开成算子时空图；时序约束步骤，根据总时序约束对算子时空图的每个层级进行时序约束；时空图压缩步骤，根据时间标注对时空图进行空间上的聚类压缩。本发明还公开了一种时空图的压缩方法及装置，所述方法包括：通过引入控制算子的方式将运算属性相同和/或存储属性相同听算子在空间上进行合并压缩。通过上述方法和装置，提高了集成电路的设计速度。
-
公开(公告)号：CN102183902B
公开(公告)日：2013-08-07
申请号：CN201110087949.6
申请日：2011-04-08
申请人： 北京大学深圳研究生院
IPC分类号： G05B19/04
摘要： 本发明公开了一种自适应门控电源控制器，包括用于检测受控电路的输入输出信号的活性状态，并确定出当前电路信号权重值的输入输出检测电路，和与输入输出检测电路相连的用于根据当前电路信号权重值，计算受控电路的当前状态值，从而判断受控电路的工作状态，当判断为受控电路处于休眠状态时，则输出相应的关闭控制信号给电源门控开关和受控电路的电路状态计算单元。本发明通过对当前输入输出信号的活性状态检测，进而判断的电路工作状态，当处于休眠状态时，则生成控制信号控制电源门控开关，从而实时地自适应控制电路的门控电源，进而减小受控电路在休眠状态下由栅极漏电流和亚阈值漏电流引起的静态泄露功耗。
-
公开(公告)号：CN102169357B
公开(公告)日：2013-05-08
申请号：CN201110093954.8
申请日：2011-04-14
申请人： 北京大学深圳研究生院
摘要： 本发明公开了一种数字信号处理器及其阵列处理器工作电压和时钟频率的调节方法。本发明的阵列处理器的工作电压和时钟频率调节方法通过将目标任务分解为对个子任务，再将子任务映射到各个数字信号处理器中，由各个数字信号处理器监测其所承载的任务量，并根据该任务量对其当前工作电压和时钟频率进行动态调节，从而降低电路的能耗消耗，并且当经过数字信号处理器调节后的工作时钟频率达到理想工作时钟频率时，且此时工作电源电压为能满足该理想工作时钟频率的最低电源电压，则不再进行调节，从而使得该阵列处理器的功耗消耗达到最低。
-
公开(公告)号：CN102075765B
公开(公告)日：2012-12-05
申请号：CN201010619799.4
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： H04N7/46
摘要： 本发明公开了一种色度插值器，包括依次相连的第一级部件、第二级部件和第三级部件，及用于控制所述第一级部件、第二级部件和第三级部件的控制部件；所述第一级部件包括用于实现加法操作操作的第一级运算单元，所述第二级部件包括用于实现加法操作的第二级运算单元，所述第三级部件包括用于实现移位和取整操作的移位取整单元；所述第一级部件、第二级部件、第三级部件和控制部件均由算子实现。本发明还公开了一种基于算子设计的色度插值器的实现方法，可以加快上述色度插值器的集成电路实现。
-
公开(公告)号：CN102169357A
公开(公告)日：2011-08-31
申请号：CN201110093954.8
申请日：2011-04-14
申请人： 北京大学深圳研究生院
摘要： 本发明公开了一种数字信号处理器及其阵列处理器工作电压和时钟频率的调节方法。本发明的阵列处理器的工作电压和时钟频率调节方法通过将目标任务分解为对个子任务，再将子任务映射到各个数字信号处理器中，由各个数字信号处理器监测其所承载的任务量，并根据该任务量对其当前工作电压和时钟频率进行动态调节，从而降低电路的能耗消耗，并且当经过数字信号处理器调节后的工作时钟频率达到理想工作时钟频率时，且此时工作电源电压为能满足该理想工作时钟频率的最低电源电压，则不再进行调节，从而使得该阵列处理器的功耗消耗达到最低。
-
公开(公告)号：CN102075762A
公开(公告)日：2011-05-25
申请号：CN201010619869.6
申请日：2010-12-31
申请人： 北京大学深圳研究生院
IPC分类号： H04N7/36
摘要： 本发明公开了一种用于视频编码器的帧间预测器的实现方法，包括：将高级程序语言算法描述的视频编码器的帧间预测器的各个功能块映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成帧间预测器硬件集成电路。通过上述可以加快帧间预测器的集成电路实现速度。本发明还公开了一种依据上述方法得到的帧间预测器。
-
公开(公告)号：CN102055981A
公开(公告)日：2011-05-11
申请号：CN201010620016.4
申请日：2010-12-31
申请人： 北京大学深圳研究生院
摘要： 本发明公开了一种用于视频编码器的去块滤波器及其实现方法，所述方法包括以下步骤：将高级程序语言算法描述的视频编码器的去块滤波器的各个滤波函数映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成去块滤波器的硬件集成电路。应用本本发明，使得系统工程师可以根据足以支撑描述高级语言算法的完备算子单元库，实现将用高级语言描述的去块滤波算法到下层硬件电路的快速映射，完成去块滤波器集成电路的快速设计。并且，该种去块滤波器还可以与视频编码器内的其他专用集成电路ASIC部分进行并行流水操作，加快了视频编码器的ASIC的设计速度。该种去块滤波器可以适用于不同的视频编码器结构，具有很好的通用性。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.044 秒)
