-
公开(公告)号：CN105047225A
公开(公告)日：2015-11-11
申请号：CN201510410979.4
申请日：2015-07-14
Applicant: 复旦大学
Abstract: 本发明属于半导体存储器技术领域，具体为一种可防止改写的非挥发存储器的写保护电路。本发明的写保护电路结构包括：双单元构建的存储位，数据控制逻辑模块，用于根据待写入数据决定开启双单元的左单元还是右单元的写通路；受同一个列选择信号控制的2个列选择晶体管，栅极分别受写控制信号控制的2个写通路控制晶体管，栅极均受预读控制信号控制的2个预读控制晶体管，电流源，比较器，锁存器，写驱动电路，写控制信号产生电路，其输入是写使能信号，其输出一是预读控制信号和写控制信号。本发明还提出针对写保护电路结构的写操作流程。本发明针对基于双存储单元构建存储位的一次编程存储器，可防止恶意或无意的改写破坏，为敏感数据提供了高安全的存储方案。
-
公开(公告)号：CN102867539B
公开(公告)日：2015-08-26
申请号：CN201110188441.5
申请日：2011-07-05
Applicant: 复旦大学
IPC: G11C11/401 , G11C11/4063
Abstract: 本发明属于存储器技术领域，提出了一种改善增益型eDRAM器件结构。本发明的一种增益eDRAM单元，包括读MOS晶体管、写MOS晶体管、写字线、写位线、读字线、读位线，读MOS管的栅极和写MOS管的漏区通过金属线连接共同构成存储结点，写MOS管、读MOS管分别具有栅极介质，其特征在于，所述的写MOS管、读MOS管具有沟槽沟道，写MOS管、读MOS管的栅极介质位于硅衬底沟槽中，栅极为向下凸起的凸面圆柱状。本发明可以明显改善器件的数据保持特性。
-
公开(公告)号：CN104464758A
公开(公告)日：2015-03-25
申请号：CN201310440053.0
申请日：2013-09-24
IPC: G11B5/39
CPC classification number: G11B5/09 , G11B5/02 , G11B2005/0002 , G11C11/02 , G11C11/15 , G11C11/161 , G11C11/1673 , G11C11/1675 , G11C11/5607 , G11C19/0808 , G11C19/0841
Abstract: 在本发明实施例中提供了一种信息存储装置及方法，该装置包括磁轨道，该磁轨道由多个磁畴组成，每个磁畴划分为至少两个磁性区；写入单元，设置于磁轨道上，通过写入单元在每个磁畴的至少两个磁性区中写入信息；读取单元，设置于磁轨道上，通过读取单元读取在每个磁畴的至少两个磁性区中写入的信息，从而实现了在磁轨道的一个磁畴中写入多个有效信息，增加了磁轨道的存储密度，提升了存储装置的存储容量。
-
公开(公告)号：CN102655410B
公开(公告)日：2014-10-29
申请号：CN201110049350.3
申请日：2011-03-02
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为一种压控振荡器（VCO）、用于检测工艺波动的测试系统及其测试方法。该VCO包括环形振荡器以及流控MOS管，所述环形振荡器包括奇数个CMOS反相器；其中，在流控MOS管的栅端偏置电压以使其工作于亚阈值区、进而控制流经其中一个CMOS反相器的电流，使所述压控振荡器的输出频率反映流控MOS管的阈值电压。所述测试系统基于所述的VCO形成。通过本发明的测试方法来测试芯片中不同MOS管之间的阈值电压的随机波动值。本发明的VCO电路简单，易于数字化实现。并且基于VCO的测试系统在测试工艺波动时，可以得到灵敏度很高的阈值电压随机波动值，测试准确性好。
-
-
Patent Agency Ranking
公开(公告)号：CN102237491B
公开(公告)日：2013-06-12
申请号：CN201010167501.0
申请日：2010-05-06
Applicant: 复旦大学
IPC: H01L45/00
Abstract: 本发明属于半导体存储器技术领域，具体公开一种包含硅掺杂的氧化锰基电阻型存储器及其制备方法。所述氧化锰基电阻型存储器包括上电极、下电极以及设置在上电极和下电极之间的MnSixOy存储介质层，其中，0.001＜x≤2，2＜y≤5。MnSixOy存储介质层相对比MnOz存储介质层更加致密，其低阻态的电阻相对较高，使该电阻型存储器具有相对低功耗的特点；MnSixOy存储介质层更容易与45纳米工艺节点以下的铜互连工艺集成。
-
公开(公告)号：CN103123808A
公开(公告)日：2013-05-29
申请号：CN201110372303.2
申请日：2011-11-21
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 本发明涉及存储器技术领域，尤其涉及一种动态随机存储器的高速写操作方法。该方法采用逻辑工艺的DRAM存储单元为2T增益单元结构，其包括写入管Qw，读出管Qr，写入管的有源区电容和读出管的栅电容，构成单元的存储电容。该方法的写电路中，多米诺逻辑部分为执行单元写入操作的驱动电路，其求值管组M1-M4分别接收来自灵敏放大器放大的单元读出小信号和外界写入信号，当写驱动使能信号WPCH开启时，多米诺逻辑预充点prenode电平根据求值管组M1-M4导通与否而变化，使驱动反相器INV输出端WBL电平摆动，完成对单元的写入。本发明能解决传统的1T1C的动态随机存储器单元因制作电容采用非逻辑工艺的缺点使得DRAM在嵌入式设备中的应用产生了困难等技术问题。
-
公开(公告)号：CN103021451A
公开(公告)日：2013-04-03
申请号：CN201110284656.7
申请日：2011-09-22
Applicant: 复旦大学
IPC: G11C11/406
Abstract: 本发明涉及存储器技术领域，尤其涉及一种基于阈值电压调节的多级温度控制自刷新方法，本存储设备，包括振荡器、分频器、温度传感器，第一选择器，所述的温度传感器和第一选择器连接，振荡器连接到分频器，分频器和第一选择器连接，第一选择器和DRAM阵列相连接，该存储设备还包括n个衬底电压稳定模块和第二选择器，所述n个衬底电压稳定模块产生DRAM保持期间的衬底电压VBB1、VBB2、……VBBn，第二选择器在温度传感器产生的温度电压信号Vtemp控制下从衬底电压VBB1、VBB2、……VBBn中选择一个输出到DRAM阵列的晶体管衬底电压上。本发明克服了现有技术存在的，如每级的频率对应的温度范围大，阈值电压变化范围大，可能出现低效率或者不可靠问题。
-
公开(公告)号：CN103021450A
公开(公告)日：2013-04-03
申请号：CN201110285030.8
申请日：2011-09-22
Applicant: 复旦大学
IPC: G11C11/402
Abstract: 本发明属于存储器技术领域，尤其涉及一种紧凑式电荷转移刷新电路及其操作方法。本发明的紧凑式电荷转移刷新电路，包括大小为M*N的阵列，按列方向分成t个M×(N/t)子阵列，每个子阵列编号1～n，每个子阵列的灵敏放大器的虚电源端VHn相连，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连，M、N、n、t为自然数，每个子阵列的所有灵敏放大器虚电源端相连，记作VHn，而子阵列间的虚电源端VHn通过电荷转移开关Tn相连。本发明既节省了刷新功耗，又显著降低了刷新时间，且控制电路简单，无需额外的面积开销。
-
公开(公告)号：CN102881331A
公开(公告)日：2013-01-16
申请号：CN201110199497.0
申请日：2011-07-15
Applicant: 复旦大学
IPC: G11C16/26
Abstract: 本发明提供一种灵敏放大器的控制电路及包括其的DRAM，属于DRAM技术领域。该灵敏放大器的控制电路包括用于生成所述灵敏放大器的上拉信号的上拉延迟电路，用于生成所述灵敏放大器的下拉信号的下拉延迟电路，其中，所述上拉延迟电路的延迟与所述下拉延迟电路的延迟相匹配。本发明的技术效果是，通过使用相同级数的逻辑门提供延迟匹配的高、低信号，显著降低了工艺波动对该延迟匹配的不利影响，从而，提高了灵敏放大器的上拉信号和下拉信号的匹配程度，并使得所述灵敏放大器具有稳定的开启速度。
-
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.02 seconds)
