公开(公告)号：CN118366501A

公开(公告)日：2024-07-19

申请号：CN202310063560.0

申请日：2023-01-11

申请人： 长鑫存储技术有限公司

发明人： 季汝敏

IPC分类号： G11C11/402 ,  G11C11/406 ,  G11C11/4074 ,  G11C11/408

摘要： 本公开提供一种存储器，属于集成电路技术领域。该存储器包括：第一电压跟随支路，用于生成具有负温度系数的第一电压信号；第一电流生成支路，用于根据具有负温度系数的第一电压信号生成具有负温度系数的第一电流信号；电压生成支路，用于根据具有负温度系数的第一电流信号生成具有负温度系数的参考电源电压信号；电荷泵电路，用于根据参考电源电压生成具有负温度系数的字线开启电源电压；字线驱动电路，接收字线开启电源电压，用于在驱动字线时向被驱动的字线提供字线开启电源电压。通过本公开实施例提供的方案，能够减小环境温度变化对存储器的读写速度的影响。

公开(公告)号：CN109658960B

公开(公告)日：2024-03-15

申请号：CN201811505310.3

申请日：2018-12-10

申请人： 安徽大学

发明人： 卢文娟 ,  董兰志 ,  彭春雨 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC分类号： G11C11/402

摘要： 本发明公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他的TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。

公开(公告)号：CN116209247B

公开(公告)日：2024-02-20

申请号：CN202210945146.8

申请日：2022-08-08

申请人： 北京超弦存储器研究院

发明人： 朱正勇 ,  康卜文 ,  王桂磊 ,  赵超

IPC分类号： H10B12/00 ,  G11C11/4094 ,  G11C11/402

摘要： 本申请实施例提供了一种动态存储器、其制作方法、读取方法及存储装置。该动态存储器包括衬底、位于衬底上的多条字线、多条位线、参考电位线和多个存储单元，该存储单元中的源极、漏极、半导体层、主栅极和背栅极等构成一个晶体管，电容电极和背栅极构成存储电容；在该存储单元中，背栅极和源极构成一个辅助电容，从而增加存储单元的电容量，有利于降低动态存储器的刷新频率；在对该动态存储器的读取过程中，“1”或“0”两种状态下位线读取的数据信号差异巨大，使得动态存储器的抗噪声性能增强；由于“0”状态下检测不到信号则利用电流检测或电压检测均能够实现状态判断，从而便于根据具体需求设计外围检测电路。

公开(公告)号：CN116312684A

公开(公告)日：2023-06-23

申请号：CN202310234241.1

申请日：2023-03-06

申请人： 北京超弦存储器研究院 ,  中国科学院微电子研究所

发明人： 殷华湘 ,  罗杰 ,  许高博 ,  宋智雨

IPC分类号： G11C11/408 ,  G11C11/409 ,  G11C11/4074 ,  G11C11/4094 ,  G11C11/402

摘要： 本发明涉及一种无电容多位存储的DRAM存储单元、多位存储方法、电子设备，所述DRAM存储单元包括写入晶体管和n个读取晶体管，n≥2；n个读取晶体管的阈值电压互不相同，所述n个读取晶体管的第二栅极并联耦合至所述第一源极；每个读取晶体管包括：第二氧化物半导体沟道；第二漏极，分别耦合至不同的第二位线；以及第二源极，分别耦合至不同的第二字线。本发明通过在存储节点处引入多个栅极并联的读取晶体管，使存储节点可以实现多位信息存储。

公开(公告)号：CN116153356A

公开(公告)日：2023-05-23

申请号：CN202211467083.6

申请日：2022-11-22

申请人： 三星电子株式会社

发明人： 曺丙坤

IPC分类号： G11C11/402 ,  G11C11/408 ,  G11C11/4094 ,  G11C11/4074

摘要： 提供存储器装置，包括：存储器单元阵列，具有连接在多条字线与多条列线之间的多个存储器单元；三相字线控制器，被配置为：生成选择操作电压、第一未选择操作电压和具有比第一未选择操作电压的电平低的电平的第二未选择操作电压；以及行解码器，连接到所述多条字线，被配置为：基于行地址将选择操作电压施加到激活的字线，并且将第一未选择操作电压或第二未选择操作电压施加到去激活的字线。

公开(公告)号：CN115136240A

公开(公告)日：2022-09-30

申请号：CN202180014108.4

申请日：2021-02-10

申请人： 美商新思科技有限公司

发明人： S·M·阿莫罗索 ,  P·A·阿塞诺夫 ,  李在炫 ,  A·R·布朗 ,  M·阿尔德甘德·罗德里格斯 ,  程彬杰 ,  A·J·彭德尔 ,  D·T·里德

IPC分类号： G11C29/04 ,  G11C11/402 ,  G11C29/54 ,  G06F30/367 ,  G11C11/407 ,  G11C29/02 ,  H01L27/108

摘要： 经由如下方式提供动态随机存取存储器(DRAM)传输晶体管的设计：通过仿真晶体管中的不同的掺杂剂配置来生成第一多个晶体管泄漏电流；通过针对不同的掺杂剂配置中的每个掺杂剂配置仿真晶体管中的单个陷阱插入来生成第二多个晶体管泄漏电流；将第一多个晶体管泄漏电流和第二多个晶体管泄漏电流与第一泄漏电流分布和第二泄漏电流分布拟合；将第一泄漏电流分布和第二泄漏电流分布组合以产生第三泄漏电流分布；基于第一泄漏电流分布、第二泄漏电流分布和指定陷阱密度，生成针对晶体管的指定陷阱密度的第三多个统计地生成的泄漏电流；以及基于第三多个统计地生成的泄漏电流，对包括晶体管的DRAM单元进行建模和评估。

公开(公告)号：CN105702631B

公开(公告)日：2019-05-28

申请号：CN201610231158.9

申请日：2010-12-02

申请人： 株式会社半导体能源研究所

发明人： 山崎舜平 ,  小山润 ,  加藤清

IPC分类号： H01L21/8242 ,  H01L27/108 ,  H01L27/115 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792 ,  G11C11/402 ,  G11C11/405

CPC分类号： H01L27/105 ,  G11C16/0425 ,  G11C16/0433 ,  H01L21/84 ,  H01L27/108 ,  H01L27/11517 ,  H01L27/1156 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/13

摘要： 本发明的半导体器件，包括源极线、位线、第一信号线、第二信号线、字线、并联连接在该源极线和位线之间的存储单元、电连接至该源极线和位线的第一驱动器电路、电连接至第一信号线的第二驱动器电路、电连接至第二信号线的第三驱动器电路、电连接至第二信号线的第三驱动器电路、以及电连接至字线的第四驱动器电路。该存储单元包括包含第一栅电极、第一源电极、以及第一漏电极的第一晶体管，包含第二栅电极、第二源电极、以及第二漏电极的第二晶体管、以及电容器。第二晶体管包括氧化物半导体材料。

公开(公告)号：CN109658960A

公开(公告)日：2019-04-19

申请号：CN201811505310.3

申请日：2018-12-10

申请人： 安徽大学

发明人： 卢文娟 ,  董兰志 ,  彭春雨 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC分类号： G11C11/402

摘要： 本发明公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他的TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题，降低了单元的静态功耗，提高了单元的稳定性和写能力。

公开(公告)号：CN108986856A

公开(公告)日：2018-12-11

申请号：CN201810116451.X

申请日：2018-02-06

申请人： 爱思开海力士有限公司

发明人： 李炯东

IPC分类号： G11C11/54 ,  G11C11/402 ,  G11C11/22 ,  G06N3/063

CPC分类号： G06N3/063

摘要： 提供一种神经形态器件的突触阵列。突触阵列可以包括：突触前神经元；行线，其在行方向上从突触前神经元开始延伸；突触后神经元；列线，其在列方向上从突触后神经元开始延伸；以及突触，其设置在行线与列线之间的交叉点区域处。突触可以包括：n型铁电场效应晶体管(n-FeFET)，其具有源电极、栅电极和体；p型铁电场效应晶体管(p-FeFET)，其具有源电极、栅电极和体；以及电阻元件，其具有电连接到n-FeFET的源电极且电连接到p-FeFET的源电极的第一节点，以及n-FeFET和p-FeFET串联电连接。

公开(公告)号：CN108777153A

公开(公告)日：2018-11-09

申请号：CN201810516810.0

申请日：2018-05-25

申请人： 华中科技大学

发明人： 缪向水 ,  段念 ,  李祎

IPC分类号： G11C11/54 ,  G11C11/402 ,  G11C11/22 ,  G06N3/063

摘要： 本发明公开了一种多端输入突触器件及其可塑性调制方法，器件为电导值非易失器件，器件电导值在外部激励连续调控下变化，器件包含：在接收信号后使其电导值变大的前端口，用于连接突触前神经元，接收突触前神经元传输信号；在接收信号后使其电导值变小的后端口，用于连接突触后神经元，接收突触后神经元传输信号；在接收信号后使前端口输入信号对电导值控制规律发生变化或者后端口输入信号对电导值控制规律发生变化的控制端，用于接收控制信号；以及在接收小于阈值的信号后其电导值保持不变的读出端口，用于根据前端口的输入信号、后端口的输入信号及控制端的输入信号输出输出信号。该人工突触器件实现学习与学习结果读取并行进行。