-
公开(公告)号：CN116361210A
公开(公告)日：2023-06-30
申请号：CN202310223883.1
申请日：2023-03-09
IPC分类号： G06F13/16
摘要： 本申请实施例提供一种基于片上网络的混合介质固态硬盘控制器架构，属于计算机存储系统、集成电路设计交叉领域。控制器架构包括PCIe模块、NVMe控制模块、介质管理模块、ECC模块、计算模块、DRAM控制器、NV‑RAM控制器、NAND Flash控制器和片上网络。控制器对于混合介质存储的跨介质数据搬移采用基于NoC的跨介质数据搬移加速方法，对于FTL垃圾回收任务的NAND通道间数据搬移采用基于NoC的NAND数据搬移加速方法。这两种方法均利用NoC高连通度高带宽的特点，将数据搬移任务尽可能从介质管理模块卸载下来，减少对嵌入式CPU性能、DRAM和总线带宽的占用，从而减少这些内部数据搬移任务对用户IO的影响，实现SSD性能以及性能稳定性的提升和混合介质架构性能的充分释放。
-
公开(公告)号：CN116185300A
公开(公告)日：2023-05-30
申请号：CN202310223658.8
申请日：2023-03-09
IPC分类号： G06F3/06 , G06N3/0464
摘要： 本申请实施例提供一种在主机端基于深度学习完成固态硬盘高效垃圾回收的软硬件实现办法。方法包括：基于具有开发通道特性的固态硬盘原型设备，将垃圾回收在内的闪存转换层从设备侧迁移到主机侧并在主机侧部署深度学习模型对冷热数据进行感知。在垃圾回收时，根据数据的冷热聚合于不同的物理存储单元中，减少固态硬盘垃圾回收所需要的写入、擦除操作数，降低垃圾回收IO对于用户IO的耦合。同时垃圾回收的相关数据缓存单元仍然保留于设备端，从而缩短主机端垃圾回收的数据链路，有效平衡冷热数据分隔带来的性能提升和垃圾回收数据链路较长的弊端。
-
公开(公告)号：CN112420097A
公开(公告)日：2021-02-26
申请号：CN202011312361.1
申请日：2020-11-20
申请人： 复旦大学
IPC分类号： G11C11/16
摘要： 本发明属于存储器技术领域，具体为一种单字线的自旋轨道矩磁性随机存储器。本发明存储器的存储单元包括：一个重金属导电层、一个磁阻元件和两个开关元件；磁阻元件有三层，分别是磁化方向固定的磁性材料层、非磁性材料层、磁化方向可变的磁性材料层；第一开关元件用于控制存储单元写入通路的导通或关闭，第二开关元件用于控制存储单元读取通路的导通或关闭；当第一开关元件是NMOS管时，第二开关元件是PMOS管；当第一开关元件是PMOS管时，第二开关元件是NMOS管。本发明的自旋轨道矩磁性随机存储器，利用NMOS管和PMOS管分别控制写入和读取操作，从而将传统方案中的写字线与读字线合并，实现减小面积代价、简化控制逻辑的效果。
-
公开(公告)号：CN110991629A
公开(公告)日：2020-04-10
申请号：CN201911062196.6
申请日：2019-11-02
申请人： 复旦大学
摘要： 本发明属于神经元器件技术领域，具体为一种基于忆阻器的神经元电路。本发明的神经元电路包括：积分重置电路、电阻比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，通过忆阻器的复位或置位操作来实现对输入电流的积分，并以忆阻器实时阻值的监测电压作为输出；电阻比较电路接收实时监测电压，将其与参考电阻的电压信号进行比较，并将电阻比较结果输出给脉冲输出电路；当实时监测电压越过阈值，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的忆阻器阻值重置。本发明具有集成后面积代价低，且实时性好、误操作率低的特点。
-
公开(公告)号：CN110750300A
公开(公告)日：2020-02-04
申请号：CN201910881699.X
申请日：2019-09-18
申请人： 复旦大学
IPC分类号： G06F9/30
摘要： 本发明属于处理器技术领域，具体一种基于忆阻器存储器内处理的混合计算装置。本发明的混合计算装置包括通用处理核、指令存储器、基于忆阻器的具有存储器内处理的数据存储器、输入设备和输出设备；通用处理核包括基本计算机控制器和基本计算机运算器；指令存储器为一个用于存放程序指令的常规存储器；基于忆阻器的具有存储器内处理的数据存储器为一个能够实现特定逻辑功能的数据存储器；输入输出设备为系统所需的输入和输出设备。本发明的混合计算装置重新设计了系统数据通路和控制逻辑，可在存储器阵列或存储器阵列附近中处理一些数据，显著减少通过总线传输的数据，从而降低功耗并提高性能。
-
公开(公告)号：CN107919155A
公开(公告)日：2018-04-17
申请号：CN201610885142.X
申请日：2016-10-11
申请人： 复旦大学
IPC分类号： G11C15/04
摘要： 本发明涉及嵌入式控制领域，公开了一种非易失三态内容寻址存储器及其寻址方法，所述存储器包括：搜索线、匹配线、互补搜索线和多个存储单元，所述存储单元包括第一存储电阻和第二存储电阻，所述第一存储电阻的第一端与所述搜索线相连，所述第一存储电阻的第二端与所述匹配线相连，所述第二存储电阻的第一端与所述互补搜索线相连，所述第二存储电阻的第二端与所述匹配线相连。本发明提供的非易失三态内容寻址存储器及其实现寻址方法，具有存储密度大和可靠性强特点。
-
公开(公告)号：CN102682827B
公开(公告)日：2015-03-04
申请号：CN201110060556.6
申请日：2011-03-14
申请人： 复旦大学
IPC分类号： G11C7/06 , G11C11/4063
摘要： 本发明属于DRAM技术领域，具体为一种DRAM的读出放大器的控制电路及包括其的DRAM。本发明的读出放大器的控制电路包括控制信号生成电路，与所述DRAM（动态随机存取存储器）的存储单元相应的冗余单元，以及冗余字线驱动模块；其中，所述冗余单元的位线延迟与所述存储单元的位线延迟相匹配。本发明的DRAM包括存储阵列、所述存储阵列中的存储单元的读通路；所述存储阵列中还包括冗余单元，所述DRAM还包括所述读出放大器的控制电路。该DRAM的读操作速度大为提高。
-
公开(公告)号：CN101908371B
公开(公告)日：2012-10-17
申请号：CN200910052484.3
申请日：2009-06-04
申请人： 复旦大学
IPC分类号： G11C11/405 , G11C11/409
摘要： 本发明属于嵌入式动态随机存储器技术领域，具体为一种用于可编程逻辑器件的增益单元eDRAM。本发明中的增益单元eDRAM，包括读MOS晶体管、写MOS晶体管、写字线、读字线、写位线、读位线以及等效寄生电容，所述等效寄生电容的存储电荷端控制所述可编程逻辑器件的开关管，利用该增益单元eDRAM无破坏性读出或者破坏性读出较小的特点，在刷新操作过程中，进行读操作时，存储节点的电位不发生变化或者电位变化比较小，从而不会影响开关管的逻辑状态的变化。使用该增益单元eDRAM的可编程逻辑器件的芯片面积可以大大缩小。
-
公开(公告)号：CN101924550A
公开(公告)日：2010-12-22
申请号：CN200910052911.8
申请日：2009-06-11
申请人： 复旦大学
IPC分类号： H03K19/177 , G11C11/409
摘要： 本发明提供一种采用增益单元eDRAM的查找表，属于可编程逻辑器件领域。该查找表包括多路选择器、若干个反相器和增益单元eDRAM，每个反相器的输出端对应连接于多路选择器的一个数据输入端，每个增益单元eDRAM中的存储单元的存储节点对应连接于一个反相器的输入端。该查找表具有易与CMOS标准工艺兼容、结构相对简单、单元面积小的特点。
-
公开(公告)号：CN101329905A
公开(公告)日：2008-12-24
申请号：CN200810040938.0
申请日：2008-07-24
申请人： 复旦大学
CPC分类号： G11C8/16 , G11C13/0004
摘要： 本发明属于集成电路技术领域，具体为一种新型双端口动态随机存储器及其存储操作方法，其特征在于包括数条字线，数条位线，以及数个存储单元，每个存储单元位于两条字线与两条位线的各个交叉区。每个存储单元包括一个相变存储单元、两个选通管、一条写字线，一条读字线、一条写位线、一条读位线，其中第一选通器件与读字线和读位线相连，第二选通器件与写字线和写位线相连。此种相变存储器可以起到节约操作时间，提高读写效率的作用。
-
-
-
-
-
-
-
-
-
搜索结果
56 条记录 (耗时 0.023 秒)
