公开(公告)号：CN114639687A

公开(公告)日：2022-06-17

申请号：CN202111519776.0

申请日：2021-12-13

Applicant: 夏普株式会社

Inventor： 原健吾 ,  大东彻 ,  菊池哲郎 ,  铃木正彦 ,  西宫节治 ,  高畑仁志

IPC: H01L27/12 ,  H01L29/786

Abstract: 一种有源矩阵基板，具备包含多个第1TFT的多个氧化物半导体TFT，各氧化物半导体TFT的氧化物半导体层包含沟道区域、源极接触区域以及漏极接触区域，沟道区域具有相互相对的第1端部和第2端部、位于这两个端部的源极接触区域侧的源极侧端部、以及位于这两个端部的漏极接触区域侧的漏极侧端部，各第1TFT还具有位于氧化物半导体层与基板之间的遮光层，遮光层包含开口区域和遮光区域，当从基板的法线方向观察时，遮光区域包含位于第1端部的第1遮光部和位于第2端部的第2遮光部，第1遮光部和第2遮光部分别具有相互相对的第1缘部和第2缘部，第1缘部的至少一部分与沟道区域重叠，第2缘部位于沟道区域的外侧，不与沟道区域重叠。

公开(公告)号：CN113903752A

公开(公告)日：2022-01-07

申请号：CN202110743785.1

申请日：2021-07-01

Applicant: 夏普株式会社

Inventor： 大东彻 ,  铃木正彦 ,  西宫节治 ,  原健吾 ,  高畑仁志 ,  菊池哲郎

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1368

Abstract: 提供具备具有顶栅结构并且特性相互不同的多个氧化物半导体TFT的有源矩阵基板。一种有源矩阵基板，具备具有氧化物半导体层和隔着栅极绝缘层配置在氧化物半导体层上的栅极电极的第1TFT和第2TFT，在第1TFT中，氧化物半导体层中的隔着栅极绝缘层由栅极电极覆盖的第1区域的至少一部分具有包含具有相对高的迁移率的高迁移率氧化物半导体膜和配置在高迁移率氧化物半导体膜之上且迁移率比高迁移率氧化物半导体膜的迁移率低的低迁移率氧化物半导体膜的层叠结构，在第2TFT中，氧化物半导体层的第1区域在整个范围内包含高迁移率氧化物半导体膜和低迁移率氧化物半导体膜中的一方氧化物半导体膜，并且不包含另一方氧化物半导体膜。

公开(公告)号：CN111722446A

公开(公告)日：2020-09-29

申请号：CN202010186575.2

申请日：2020-03-17

Applicant: 夏普株式会社

Inventor： 原健吾 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  西宫节治 ,  山中昌光 ,  上田辉幸 ,  高畑仁志

IPC: G02F1/1362 ,  G02F1/1368

Abstract: 有源矩阵基板的制造方法包含如下工序：(A)，在基板上形成遮光层及下部导电层；(B)，以覆盖遮光层及下部导电层的方式形成下部绝缘层；(C)，在下部绝缘层上形成氧化物半导体层、栅极绝缘层及栅极电极；(D)，以覆盖栅极电极及氧化物半导体层的方式形成层间绝缘层；(E)，将源极接触孔及漏极接触孔形成于层间绝缘层，并且以使下部导电层的一部分露出的方式将连接部接触孔形成于层间绝缘层及下部绝缘层；以及(F)，在层间绝缘层上形成源极电极、漏极电极及上部电极层。工序(E)包含：工序(e-1)，在层间绝缘膜上形成光致抗蚀剂膜；及工序(e-2)，使用多灰度级掩模将光致抗蚀剂膜曝光，之后进行显影，从而形成光致抗蚀剂层。

公开(公告)号：CN109585455A

公开(公告)日：2019-04-05

申请号：CN201811115059.X

申请日：2018-09-25

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  上田辉幸 ,  原健吾

IPC: H01L27/12

Abstract: 提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。半导体装置中的至少1个薄膜晶体管(101)包括半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)和漏极电极(9)，半导体层具有层叠结构，上述层叠结构包括：多个沟道形成层，其包括第1沟道形成层(70A)和第2沟道形成层(70B)；以及至少1个中间层，其包括配置于第1沟道形成层和第2沟道形成层之间的第1中间层(71a)，第1沟道形成层(70A)配置于比第2沟道形成层(70B)靠栅极绝缘层侧的位置且与栅极绝缘层(5)接触，多个沟道形成层和至少1个中间层均是氧化物半导体层，多个沟道形成层分别具有比至少1个中间层高的迁移率。

公开(公告)号：CN109791949B

公开(公告)日：2022-02-25

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

公开(公告)号：CN113257835A

公开(公告)日：2021-08-13

申请号：CN202110096761.1

申请日：2021-01-25

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  菊池哲郎 ,  北川英树 ,  西宫节治 ,  原健吾 ,  高畑仁志 ,  大东彻

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种有源矩阵基板，具备多个栅极总线、多个源极总线、下部绝缘层、层间绝缘层、多个氧化物半导体TFT、像素电极以及多个源极接触部，各氧化物半导体TFT具有：氧化物半导体层，其配置在下部绝缘层上；栅极电极，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极，其形成在基板与下部绝缘层之间，与源极总线由相同的导电膜形成，各源极接触部具有：源极接触孔，其形成于下部绝缘层和层间绝缘层，并且使1个氧化物半导体TFT中的氧化物半导体层的第1区域的一部分和源极电极的一部分露出；以及连接电极，其配置在层间绝缘层上和源极接触孔内，在源极接触孔内连接到第1区域的一部分和源极电极的一部分。

公开(公告)号：CN112054031A

公开(公告)日：2020-12-08

申请号：CN202010494210.6

申请日：2020-06-03

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  原健吾 ,  山中昌光 ,  高畑仁志

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种有源矩阵基板，具备：基板；多个氧化物半导体TFT；多个栅极总线；多个源极总线；至少1个干配线，其设置于非显示区域，传递信号；及多个其它配线，其分别以与干配线至少部分重叠的方式配置。有源矩阵基板在基板上具有第1金属层、配置在第1金属层的上方的第2金属层及配置在第2金属层的上方的第3金属层。第1、第2及第3金属层中的任意一层包含源极总线，其它任意一层包含栅极总线。干配线形成于第1、第2及第3金属层中的2个金属层。其它配线形成于另1个金属层。干配线具有包含形成于2个金属层中的一方的下部配线和形成于2个金属层中的另一方且隔着绝缘层配置在下部配线上的上部配线的多层结构，下部配线与上部配线是电连接的。

公开(公告)号：CN110494798A

公开(公告)日：2019-11-22

申请号：CN201880022067.1

申请日：2018-03-26

Applicant: 夏普株式会社

Inventor： 北川英树 ,  今井元 ,  伊藤俊克 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  原健吾 ,  西宫节治 ,  大东彻

IPC: G02F1/1368 ,  G09F9/30

Abstract: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

公开(公告)号：CN109891483A

公开(公告)日：2019-06-14

申请号：CN201780064648.7

申请日：2017-10-12

Applicant: 夏普株式会社

Inventor： 上田辉幸 ,  北川英树 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  菊池哲郎 ,  伊藤俊克 ,  原健吾

IPC: G09F9/30 ,  G02F1/1333 ,  G02F1/1368 ,  G09F9/00 ,  H01L29/786

Abstract: 有源矩阵基板(100A)具有：栅极金属层(15)，其具有Cu层(15b)/Ti层(15a)的2层结构；栅极金属层(15)上的第1绝缘层(16)；第1绝缘层(16)上的具有Cu层(18b)/Ti层(18a)的2层结构的源极金属层(18)；源极金属层(18)上的第2绝缘层(19)；导电层(25)，其形成在第2绝缘层(19)上，在第1绝缘层(16)的第1开口部(16a1)内与栅极金属层(15)接触，并且在第2绝缘层(19)的第2开口部(19a2)内与源极金属层(18)接触；以及第1透明导电层(21)，其形成在导电层(25)上，包含像素电极、共用电极以及辅助电容电极之中的任意一者，导电层(25)不包含像素电极、共用电极、辅助电容电极之中的任何一者，且不具有与栅极金属层(15)的Cu层(15b)接触的Ti层。

公开(公告)号：CN109791949A

公开(公告)日：2019-05-21

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

Abstract: 半导体装置具备包含半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)以及漏极电极(9)的薄膜晶体管(101)，半导体层(7)具有层叠结构，该层叠结构包含：第1氧化物半导体层(71)，其包含In和Zn，第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层(72)，其包含In和Zn，第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及中间氧化物半导体层(70)，其配置在第1氧化物半导体层与第2氧化物半导体层之间，第1氧化物半导体层和第2氧化物半导体层是结晶质氧化物半导体层，中间氧化物半导体层是非晶质氧化物半导体层，第1氧化物半导体层(71)配置在比第2氧化物半导体层(72)靠栅极绝缘层(5)侧。