-
公开(公告)号:CN112054031B
公开(公告)日:2023-06-27
申请号:CN202010494210.6
申请日:2020-06-03
申请人: 夏普株式会社
摘要: 一种有源矩阵基板,具备:基板;多个氧化物半导体TFT;多个栅极总线;多个源极总线;至少1个干配线,其设置于非显示区域,传递信号;及多个其它配线,其分别以与干配线至少部分重叠的方式配置。有源矩阵基板在基板上具有第1金属层、配置在第1金属层的上方的第2金属层及配置在第2金属层的上方的第3金属层。第1、第2及第3金属层中的任意一层包含源极总线,其它任意一层包含栅极总线。干配线形成于第1、第2及第3金属层中的2个金属层。其它配线形成于另1个金属层。干配线具有包含形成于2个金属层中的一方的下部配线和形成于2个金属层中的另一方且隔着绝缘层配置在下部配线上的上部配线的多层结构,下部配线与上部配线是电连接的。
-
公开(公告)号:CN110246900B
公开(公告)日:2022-11-18
申请号:CN201910168669.4
申请日:2019-03-06
申请人: 夏普株式会社
IPC分类号: H01L29/786 , H01L21/336 , H01L29/24
摘要: 提供具备能具有高迁移率和高可靠性的氧化物半导体TFT的半导体装置。半导体装置具备薄膜晶体管,薄膜晶体管的半导体层具有包括包含In、Ga、Zn及Sn的下部氧化物半导体层和配置于下部氧化物半导体层上且包含In、Ga及Zn的上部氧化物半导体层的层叠结构,下部氧化物半导体层的厚度是20nm以下,下部氧化物半导体层中的Sn相对于全部金属元素的原子数比是5%以上,上部氧化物半导体层不包含Sn,或者上部氧化物半导体层中的Sn相对于全部金属元素的原子数比小于下部氧化物半导体层中的Sn相对于全部金属元素的原子数比,下部氧化物半导体层的侧面与下表面之间的第1角度小于上部氧化物半导体层的侧面与下表面之间的第2角度。
-
公开(公告)号:CN111755507A
公开(公告)日:2020-10-09
申请号:CN202010213981.3
申请日:2020-03-24
申请人: 夏普株式会社
IPC分类号: H01L29/417 , H01L29/786 , H01L27/12 , H01L21/84 , H01L21/44 , H01L21/34
摘要: 提供有源矩阵基板,其具备氧化物半导体TFT,能降低寄生电容。有源矩阵基板具备源极总线、下部绝缘层、包含氧化物半导体层的氧化物半导体TFT、栅极总线及多个配线连接部,氧化物半导体层在形成于下部绝缘层的源极用开口部内电连接到源极电极或源极总线,各配线连接部包含:下部导电部,其使用第1导电膜形成;下部绝缘层,其在下部导电部上延伸设置;氧化物连接层,其与氧化物半导体层使用相同氧化物膜形成,并在形成于下部绝缘层的下部开口部内电连接到下部导电部;绝缘层,其覆盖氧化物连接层;以及上部导电部,其在形成于绝缘层的上部开口部内电连接到氧化物连接层,氧化物连接层包含电阻率比氧化物半导体层的沟道区域的电阻率低的区域。
-
公开(公告)号:CN110783344A
公开(公告)日:2020-02-11
申请号:CN201910671345.2
申请日:2019-07-24
申请人: 夏普株式会社
IPC分类号: H01L27/12 , H01L21/84 , G02F1/1362
摘要: 一种薄膜晶体管基板和薄膜晶体管基板的制造方法,抑制由第2金属膜的蚀刻引起的缺陷的发生。阵列基板具备:半导体膜;第1绝缘膜,其配置于半导体膜的上层侧;第1金属膜,其配置于第1绝缘膜的上层侧;第2绝缘膜,其配置于第1金属膜的上层侧;第2金属膜,其配置于第2绝缘膜的上层侧;源极配线,其包括第2金属膜;栅极电极,其包括第1金属膜;沟道区域,其包括半导体膜的一部分,以与栅极电极重叠的方式配置;源极区域,其是将半导体膜的一部分低电阻化而成的,通过至少在第2绝缘膜开口形成的接触孔连接到源极配线;漏极区域,其是将半导体膜的一部分低电阻化而成的;及像素电极,其是将半导体膜的一部分低电阻化而成的,与漏极区域相连。
-
公开(公告)号:CN110246900A
公开(公告)日:2019-09-17
申请号:CN201910168669.4
申请日:2019-03-06
申请人: 夏普株式会社
IPC分类号: H01L29/786 , H01L21/336 , H01L29/24
摘要: 提供具备能具有高迁移率和高可靠性的氧化物半导体TFT的半导体装置。半导体装置具备薄膜晶体管,薄膜晶体管的半导体层具有包括包含In、Ga、Zn及Sn的下部氧化物半导体层和配置于下部氧化物半导体层上且包含In、Ga及Zn的上部氧化物半导体层的层叠结构,下部氧化物半导体层的厚度是20nm以下,下部氧化物半导体层中的Sn相对于全部金属元素的原子数比是5%以上,上部氧化物半导体层不包含Sn,或者上部氧化物半导体层中的Sn相对于全部金属元素的原子数比小于下部氧化物半导体层中的Sn相对于全部金属元素的原子数比,下部氧化物半导体层的侧面与下表面之间的第1角度小于上部氧化物半导体层的侧面与下表面之间的第2角度。
-
公开(公告)号:CN108780620A
公开(公告)日:2018-11-09
申请号:CN201780016987.8
申请日:2017-03-13
申请人: 夏普株式会社
IPC分类号: G09F9/30 , G02F1/1368 , H01L21/336 , H01L29/786
摘要: 有源矩阵基板具备:基板(1);周边电路,其包含第1氧化物半导体TFT(101);多个第2氧化物半导体TFT(102),其配置在显示区域内;以及第1无机绝缘层(11),其覆盖多个第2氧化物半导体TFT(102),第1氧化物半导体TFT(101)具有:下部栅极电极(3A);栅极绝缘层(4);氧化物半导体层(5A),其配置为隔着栅极绝缘层与下部栅极电极相对;源极电极(7A)和漏极电极(8A);以及上部栅极电极(BG),其隔着包含第1无机绝缘层(11)的绝缘层配置在氧化物半导体层(5A)之上,在上部栅极电极(BG)之上,还具有覆盖第1氧化物半导体TFT(101)的第2无机绝缘层(17)。
-
公开(公告)号:CN109791949B
公开(公告)日:2022-02-25
申请号:CN201780059506.1
申请日:2017-09-21
申请人: 夏普株式会社
IPC分类号: H01L29/786 , C23C14/08 , C23C14/58 , G02F1/1368 , H01L21/28 , H01L21/336 , H01L21/363
摘要: 半导体装置具备包含半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)以及漏极电极(9)的薄膜晶体管(101),半导体层(7)具有层叠结构,该层叠结构包含:第1氧化物半导体层(71),其包含In和Zn,第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比;第2氧化物半导体层(72),其包含In和Zn,第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层所包含的In相对于全部金属元素的原子数比;以及中间氧化物半导体层(70),其配置在第1氧化物半导体层与第2氧化物半导体层之间,第1氧化物半导体层和第2氧化物半导体层是结晶质氧化物半导体层,中间氧化物半导体层是非晶质氧化物半导体层,第1氧化物半导体层(71)配置在比第2氧化物半导体层(72)靠栅极绝缘层(5)侧。
-
公开(公告)号:CN113257835A
公开(公告)日:2021-08-13
申请号:CN202110096761.1
申请日:2021-01-25
申请人: 夏普株式会社
摘要: 一种有源矩阵基板,具备多个栅极总线、多个源极总线、下部绝缘层、层间绝缘层、多个氧化物半导体TFT、像素电极以及多个源极接触部,各氧化物半导体TFT具有:氧化物半导体层,其配置在下部绝缘层上;栅极电极,其隔着栅极绝缘层配置在氧化物半导体层的一部分上;以及源极电极,其形成在基板与下部绝缘层之间,与源极总线由相同的导电膜形成,各源极接触部具有:源极接触孔,其形成于下部绝缘层和层间绝缘层,并且使1个氧化物半导体TFT中的氧化物半导体层的第1区域的一部分和源极电极的一部分露出;以及连接电极,其配置在层间绝缘层上和源极接触孔内,在源极接触孔内连接到第1区域的一部分和源极电极的一部分。
-
公开(公告)号:CN112054031A
公开(公告)日:2020-12-08
申请号:CN202010494210.6
申请日:2020-06-03
申请人: 夏普株式会社
摘要: 一种有源矩阵基板,具备:基板;多个氧化物半导体TFT;多个栅极总线;多个源极总线;至少1个干配线,其设置于非显示区域,传递信号;及多个其它配线,其分别以与干配线至少部分重叠的方式配置。有源矩阵基板在基板上具有第1金属层、配置在第1金属层的上方的第2金属层及配置在第2金属层的上方的第3金属层。第1、第2及第3金属层中的任意一层包含源极总线,其它任意一层包含栅极总线。干配线形成于第1、第2及第3金属层中的2个金属层。其它配线形成于另1个金属层。干配线具有包含形成于2个金属层中的一方的下部配线和形成于2个金属层中的另一方且隔着绝缘层配置在下部配线上的上部配线的多层结构,下部配线与上部配线是电连接的。
-
公开(公告)号:CN110494798A
公开(公告)日:2019-11-22
申请号:CN201880022067.1
申请日:2018-03-26
申请人: 夏普株式会社
IPC分类号: G02F1/1368 , G09F9/30
摘要: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备:第1半导体膜,其与在行方向上相邻的2个子像素中的一个子像素对应;第2半导体膜,其与在行方向上相邻的2个子像素中的另一个子像素对应;晶体管,其将上述第1半导体膜的一部分作为行方向上的沟道;以及像素电极,其经由接触孔连接到上述晶体管的漏极电极,在俯视时,从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。
-
-
-
-
-
-
-
-
-