-
公开(公告)号：CN108055290B
公开(公告)日：2020-08-18
申请号：CN201810125298.7
申请日：2018-02-07
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
Abstract: 本发明提供了一种异构协议网络系统及其数据交换方法；其中，该系统包括多种协议子网和异构协议互连设备；协议子网至少包括以太网、RapidIO网络和FC‑AE‑ASM网络中的一种或多种；多种协议子网之间通过异构协议互连设备连接；协议子网包括终端设备和数据交换设备；终端设备和数据交换设备连接；数据交换设备与异构协议互连设备连接。本发明通过在不同协议网络之间设置异构协议互连设备，可以实现多种网络协议之间的互联互通，形成的异构协议网络通用性较好；同时，异构协议互连设备具有一致性，便于后期开发，维护。
-
公开(公告)号：CN108574695A
公开(公告)日：2018-09-25
申请号：CN201810375786.3
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
Abstract: 本发明提供了一种协议复用芯片和协议复用方法，属于网络通信技术领域。其中，协议复用芯片包括：支持10GBase-KR PCS协议的第一编码模块，支持16G Fiber Channel PCS协议的第二编码模块，分别与第一编码模块和第二编码模块连接的编码选择模块，支持10GBase-KR PCS协议的第一解码模块，支持16G Fiber Channel PCS协议的第二解码模块，分别与第一解码模块和第二解码模块连接的解码选择模块，编码选择模块接第一使能信号线，解码选择模块接第二使能信号线。本发明实施例提供的协议复用芯片和协议复用方法，能够在同一架构下，实现按照10GBase-KR PCS协议和16G Fiber Channel PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
公开(公告)号：CN108540489A
公开(公告)日：2018-09-14
申请号：CN201810382749.5
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
Abstract: 本发明提供了一种PCS协议复用芯片和方法，该芯片包括：第一编码模块，用于对发送通路中的发送数据进行编码；第二编码模块，用于对发送通路中的发送数据进行编码；编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在第一使能信号的控制下利用第一编码模块或者利用第二编码模块对发送数据进行编码。本发明实施例能够在同一架构下，实现按照10GBase-KR PCS协议和10.3125G Serial RapidIO PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
公开(公告)号：CN108199976A
公开(公告)日：2018-06-22
申请号：CN201711469173.8
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 陶常勇 , 刘勤让 , 沈剑良 , 宋克 , 吕平 , 杨镇西 , 朱珂 , 汪欣 , 谭力波 , 付豪 , 张楠 , 陈艇 , 黄雅静 , 李沛杰 , 张帆 , 李宏 , 刘长江
IPC: H04L12/803 , H04L12/931
CPC classification number: H04L47/125 , H04L49/10
Abstract: 本发明提供了一种RapidIO网络的交换设备、交换系统和数据发送方法；其中，虚拟物理层模块与多个物理端口分别连接；多个物理端口与同一个外部交换设备连接；交换矩阵接收数据流，将数据流发送至虚拟物理层模块；虚拟物理层模块接收到数据流时，根据多个物理端口的剩余缓存容量选取物理端口，将数据流中的数据帧分配至选取的物理端口；物理端口接收虚拟物理层模块分配的数据帧，发送数据帧。本发明通过设置虚拟物理层模块可以将多个物理端口捆绑使用，根据剩余缓存容量在多个物理端口间动态分配数据帧，实现了交换设备之间冗余链路的负载均衡，从而降低了RapidIO网络发生通信带宽阻塞的几率，提高了网络稳定性和可靠性。
-
公开(公告)号：CN108183762B
公开(公告)日：2019-07-26
申请号：CN201711456444.6
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 陶常勇 , 刘勤让 , 杨镇西 , 宋克 , 沈剑良 , 吕平 , 朱珂 , 汪欣 , 谭力波 , 付豪 , 张楠 , 陈艇 , 黄雅静 , 李沛杰 , 张帆 , 李宏 , 刘长江
IPC: H04J3/06
Abstract: 本发明提供了一种RapidIO网络系统和RapidIO网络系统的时间同步方法；其中，该系统包括交换设备和端点设备，端点设备中的至少一个端点设备连接有授时服务器；与授时服务器连接的端点设备在授时服务器的触发下发送多播事件控制符，并向授时服务器获取当前的时间信息，以广播方式发送时间信息；其它端点设备根据接收到多播事件控制符的第一时间、接收到时间信息的第二时间和时间信息调整本地时钟，以使本地时钟与授时服务器同步。本发明通过在系统中的一个端点设备上连接授时服务器，并通过多播事件控制符和该授时服务器提供的时间信息使网络内各端点设备时间同步，该方式不必改变RapidIO底层网络结构，实现简单且性能可靠。
-
Patent Agency Ranking
公开(公告)号：CN108595149A
公开(公告)日：2018-09-28
申请号：CN201810409323.4
申请日：2018-04-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 陶常勇 , 刘勤让 , 沈剑良 , 宋克 , 吕平 , 杨镇西 , 朱珂 , 汪欣 , 谭力波 , 付豪 , 张楠 , 陈艇 , 黄雅静 , 李沛杰 , 张帆 , 李宏 , 刘长江
IPC: G06F7/57
Abstract: 本发明提供了一种可重构乘加运算装置，包括：算法控制器用于接收子运算所包含的算式元素的标识和元素值所在的第一存储地址，向算式生成器发送第一存储地址和存储乘加算式的乘加结果的第二存储地址；算式生成器用于获取第一存储地址处的元素值，根据基础算式及元素值生成乘加算式，将乘加算式发送给基本算粒组；将乘加结果存储在第二存储地址处，发送第二存储地址给算法控制器；以及，若子运算中的乘加算式全部计算完毕，发送子运算的运算结果给下一个基本处理单元；基本算粒组用于计算接收到的乘加算式，将得到的乘加结果发送给算式生成器，缓解现有技术中存在的硬件电路的使用灵活性低的技术问题，达到了提高硬件电路的使用灵活性的技术效果。
-
公开(公告)号：CN108563604A
公开(公告)日：2018-09-21
申请号：CN201810377350.8
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F13/42
Abstract: 本发明提供了一种PCS协议复用芯片和方法，该芯片包括：第一编码模块，用于对发送通路中的发送数据进行编码；第二编码模块，用于对发送通路中的发送数据进行编码；编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在第一使能信号的控制下利用第一编码模块或者利用第二编码模块对发送数据进行编码。本发明实施例能够在同一架构下，实现按照RapidIO PCS协议和1000Base-X PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
公开(公告)号：CN108183762A
公开(公告)日：2018-06-19
申请号：CN201711456444.6
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 陶常勇 , 刘勤让 , 杨镇西 , 宋克 , 沈剑良 , 吕平 , 朱珂 , 汪欣 , 谭力波 , 付豪 , 张楠 , 陈艇 , 黄雅静 , 李沛杰 , 张帆 , 李宏 , 刘长江
IPC: H04J3/06
CPC classification number: H04J3/0638
Abstract: 本发明提供了一种RapidIO网络系统和RapidIO网络系统的时间同步方法；其中，该系统包括交换设备和端点设备，端点设备中的至少一个端点设备连接有授时服务器；与授时服务器连接的端点设备在授时服务器的触发下发送多播事件控制符，并向授时服务器获取当前的时间信息，以广播方式发送时间信息；其它端点设备根据接收到多播事件控制符的第一时间、接收到时间信息的第二时间和时间信息调整本地时钟，以使本地时钟与授时服务器同步。本发明通过在系统中的一个端点设备上连接授时服务器，并通过多播事件控制符和该授时服务器提供的时间信息使网络内各端点设备时间同步，该方式不必改变RapidIO底层网络结构，实现简单且性能可靠。
-
公开(公告)号：CN108647289B
公开(公告)日：2022-01-21
申请号：CN201810422766.7
申请日：2018-05-05
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F16/22
Abstract: 本发明涉及基于布谷哈希和布隆过滤器的Hash建表方法。本发明将存储空间划分为m个组，每组包含一个存储表和n个过滤表，每个过滤表对应一个Hash函数，共有m*n个不同的Hash函数；另外选取m*n个不同的Hash函数备用；定义一个max_insert值，如果对某次输入数据的操作次数超过所述max_insert值，则表示填表失败。本发明提供的建表方法，有效地提高了空间利用率，利于在有限的硬件存储空间上进行设计开发。且不限制m的取值，m可以取任意设计者认为合适的值，相对于很多传统Hash建表方法来说，具有更高的灵活性。同时，本发明消除了对Hash函数选取的限制，更加易用。
-
公开(公告)号：CN107368459B
公开(公告)日：2021-01-22
申请号：CN201710489338.1
申请日：2017-06-24
Applicant: 中国人民解放军信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: G06F17/16
Abstract: 本发明属于矩阵计算技术领域，尤其涉及基于任意维数矩阵乘法的可重构计算结构的调度方法，其采用的任意维数矩阵乘法的可重构计算结构由处理单元、接口控制器及调度模块、存储模块构成，包括：将处理单元互连，并与接口控制器构成一个可重构处理阵列；调度模块设计调度机制，生成配置信息并下发至可重构处理阵列；构建满足当前维数矩阵乘法的计算结构；基于构建的计算结构，根据调度机制为处理单元分发计算数据，进行矩阵乘法计算；将矩阵乘法计算的结果通过接口控制器返回至存储模块。本发明以固定处理单元可重构的方式，实现任意维数矩阵乘法计算，提高矩阵乘法计算的灵活性。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.046 seconds)
