用于降低资源使用的混合分支预测装置实现方法及系统

    公开(公告)号:CN113504943A

    公开(公告)日:2021-10-15

    申请号:CN202111029777.7

    申请日:2021-09-03

    Abstract: 本发明公开了用于降低资源使用的混合分支预测装置实现方法及系统,该方法包括:配置全局分支预测器和本地分支预测器均可访问的通用模式历史表,通用模式历史表存储有标志位和预测值;获取待预测输入指令,将待预测输入指令的PC值输入至全局分支预测器和本地分支预测器;全局分支预测器根据通用模式历史表存储的标志位和预测值生成全局分支预测器预测真值,本地分支预测器根据通用模式历史表存储的标志位和预测值生成本地分支预测器的预测真值;根据全局分支预测器的预测真值和本地分支预测器的预测真值确定最终预测值输出。由此,能够通过采用通用的模式历史表,减少模式历史表的使用,从而减少分支预测装置的占用资源,进而降低芯片的面积。

    一种电调幅度均衡器及控制系统
    13.
    发明公开

    公开(公告)号:CN119210376A

    公开(公告)日:2024-12-27

    申请号:CN202411193840.4

    申请日:2024-08-28

    Abstract: 本发明公开一种电调幅度均衡器及控制系统,包括:对称网络模块、匹配模块、电调衰减模块、信号输入输出模块与电压控制端;所述电压控制端包括第一控制端、第二控制端与第三控制端,所述匹配模块包括匹配电容,所述第一控制端连接匹配电容,通过所述第一控制端的电压调节所述匹配电容的电容值;所述电调衰减模块包括可调阻抗器件;通过所述第二控制端与第三控制端的电压调节可控阻抗器件的偏置电压,以控制所述电调衰减模块的衰减量;信号输入输出模块包括第一端口及第二端口;第一端口接收外部信号,外部信号经对称网络模块及电调衰减模块、匹配模块处理后由第二端口输出。本发明实现宽带无反射、均衡斜率可变,适合于多种信号处理场景。

    一种PUSCH信道功率控制方法及系统、装置

    公开(公告)号:CN118317412A

    公开(公告)日:2024-07-09

    申请号:CN202410741681.0

    申请日:2024-06-11

    Abstract: 本发明公开一种PUSCH信道功率控制方法及系统、装置,本方法包括以下步骤:接收终端上报的测量配置信息,获取目标基站参考信号的基准功率;根据所述测量配置信息、基准功率以及功率控制策略计算终端所需功率数据;将所述功率数据发送至目标基站,由目标基站将功率数据转发至终端报文转发控制模块根据报文控制协议处理报文,生成适配的用户面转发规则;报文转发执行模块根据所述用户面转发规则进行报文处理。本申请,在切换过程中引入功率控制策略,保证NTN场景下终端在切换到目标基站后使用合适的功率发送PUSCH。

    一种基于有限状态机的意图分析方法和系统

    公开(公告)号:CN116107573B

    公开(公告)日:2023-06-30

    申请号:CN202310382301.4

    申请日:2023-04-12

    Abstract: 本发明公开一种基于有限状态机的意图分析方法和系统,包括:获取用户意图信息;拆分用户意图信息成多个用户意图的元信息;对用户意图的元信息进行解析并存储;根据用户意图的元信息构建对应的状态及有限状态机模型。本发明方法对单一用户意图的元信息更改时,只需对元信息对应状态进行更改即可,无需更改整体代码,减少维护的难度。当需要对某一用户意图的元信息进行重验证时,可以在这一用户意图的元信息对应状态进行验证,无需对整个用户意图信息进行验证,提高意图验证的效率。

    一种用于处理器的寄存器重命名方法及系统

    公开(公告)号:CN114116009B

    公开(公告)日:2022-04-22

    申请号:CN202210091168.2

    申请日:2022-01-26

    Abstract: 本发明公开了一种用于处理器的寄存器重命名方法,该方法包括:将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组;分别对检查组进行相关性检查确定最终的物理源寄存器;根据最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。由此能够优化寄存器重命名相关性检查处理电路的关键路径,降低关键路径时延,提高超标量处理器的频率。

    一种用于提高处理器页表缓冲性能的方法及系统

    公开(公告)号:CN114116540A

    公开(公告)日:2022-03-01

    申请号:CN202210088637.5

    申请日:2022-01-26

    Abstract: 本发明公开了一种用于提高处理器页表缓冲性能的方法,该方法包括:将虚拟地址划分成页表缓冲选择位和页表缓冲标签位;对所述页表缓冲选择位进行解码生成选择信息,根据所述选择信息使能关联的选择位运行;通过所述关联的选择位将页表缓冲标签位输出至比较器;使用比较器分别对所述页表缓冲标签位的VPN比较位和表项缓存中的VPN比较位进行运算确定最终的表项缓存;根据预置的命中线程判断所述最终的表项缓存是否命中;若所述最终的表项缓存命中,则生成物理页表实现虚拟地址到物理地址的转换。根据本发明的方法能够实现一种大容量的页表缓冲,从而提高页表缓冲的命中率。

    一种用于实现浮点数乱序转换的协处理器

    公开(公告)号:CN113867682B

    公开(公告)日:2022-02-22

    申请号:CN202111473279.1

    申请日:2021-12-06

    Abstract: 本发明公开了一种用于实现浮点数乱序转换的协处理器,协处理器包括:输入译码模块,用于获取浮点数操作指令,对所述浮点数操作指令进行译码生成浮点数信息和用于标记当前正在执行指令的指令令牌,根据所述浮点数信息匹配相应的功能子模块并将所述指令令牌传输至下述指令调度模块;多个功能子模块,用于根据所述浮点数信息乱序执行浮点数转换的操作生成浮点数转换结果;指令调度模块,用于存储所述输入译码模块发送的指令令牌线程顺序;输出译码模块,用于根据所述指令令牌线程顺序将所述浮点数转换结果输出。由此,能够加快浮点转换转换处理速度,解决因协处理器乱序执行而造成的协处理器与通用处理器之间数据搬移不同步的问题。

    一种用于实现浮点数乱序转换的协处理器

    公开(公告)号:CN113867682A

    公开(公告)日:2021-12-31

    申请号:CN202111473279.1

    申请日:2021-12-06

    Abstract: 本发明公开了一种用于实现浮点数乱序转换的协处理器,协处理器包括:输入译码模块,用于获取浮点数操作指令,对所述浮点数操作指令进行译码生成浮点数信息和用于标记当前正在执行指令的指令令牌,根据所述浮点数信息匹配相应的功能子模块并将所述指令令牌传输至下述指令调度模块;多个功能子模块,用于根据所述浮点数信息乱序执行浮点数转换的操作生成浮点数转换结果;指令调度模块,用于存储所述输入译码模块发送的指令令牌线程顺序;输出译码模块,用于根据所述指令令牌线程顺序将所述浮点数转换结果输出。由此,能够加快浮点转换转换处理速度,解决因协处理器乱序执行而造成的协处理器与通用处理器之间数据搬移不同步的问题。

Patent Agency Ranking