-
公开(公告)号：CN109884607B
公开(公告)日：2020-09-04
申请号：CN201910214967.2
申请日：2019-03-21
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的合成孔径地址码生成方法，用于合成孔径雷达/声呐脉冲压缩后图像数据的高速处理，利用三路合成范围计数器产生cnt_i，cnt_j，cnt_k计数值，用以驱动多路地址码生成模块；地址码生成模块通过三路计数器的驱动，利用流水线结构并行生成地址码d‑1；并使用移位寄存器进行地址码k‑i的延时，与流水线结构生成的地址码d‑1进行同步，从而达到高速的地址码生成效果；本发明可以应用于对合成孔径算法速度要求很高的场合下，进行地址码的高速并行生成。
-
公开(公告)号：CN109146953A
公开(公告)日：2019-01-04
申请号：CN201811053501.0
申请日：2018-09-11
Applicant: 杭州电子科技大学
CPC classification number: G06T7/62 , G06T7/0004 , G06T7/70 , G06T2207/30108
Abstract: 本发明公开了基于FPGA的标记面积块上限分离分道方法，包括以下步骤：设定起始像素和结束像素，使图像像素与滑槽宽度相对应；将起始像素、结束像素、设定的连通面积块下限值和上限值发送至FPGA；设定比较器组；设定k个寄存器，将上限通道值缓存k行后输出；根据连通域算法得到的面积块面积值来确定是否需要对这k个寄存器进行清零；在I+2N时钟之后，一行像素扫描完毕，当前行通道值压入寄存器队列，k行之前的通道寄存器发送给高速气阀控制板，满足喷气吹离要求的通道为1，否则为0。本发明精确有效地识别某个预设范围内的面积块并且做出相应操作，极大地降低了误识别或误操作的概率。
-
公开(公告)号：CN109087314A
公开(公告)日：2018-12-25
申请号：CN201810936977.2
申请日：2018-08-16
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的线阵图像连通域面积快速标记统计方法，包括以下步骤：对当前像素、上边像素和左边像素进行保存和读取；对连通面积块进行标记和面积计算。本发明应用在对图像处理速度要求很高的设备中，标记同一面积块的连通区域，可以实现面积块的区分，面积块面积的计算。并且，这种方法处理的像素是线阵相机采集的行像素，不需要保存大量的图像数据，而只需要保存两行像素，并保持像素不断更新，即可完成对图像连通域的快速标记和处理。
-
公开(公告)号：CN108745924A
公开(公告)日：2018-11-06
申请号：CN201810494861.8
申请日：2018-05-22
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种灯杯非接触自动检测装置。现有的LED灯杯生产商，大多由人工来检测灯杯上的铆钉是否合格。本发明包括上料部分、转向部分、检测部分、下料部分和外围支架；所述上料部分可以将打完铆钉的灯杯从铆钉机夹取到检测平台；所述转向部分可以转动灯杯到固定角度，为之后的拍照检测做准备；所述检测部分可以拍取灯杯两个角度的照片，传送到电脑后进行判断；所述下料部分可以将灯杯从检测平台取下，并按照检测的结果进行分类。本发明可以检测灯杯上铆钉是否合格，并进行分类，解放劳动力，降低生产成本，且检测过程中，检测装置与灯杯的铆钉没有直接接触，减少后期对产品的损坏。
-
公开(公告)号：CN111309302B
公开(公告)日：2023-04-18
申请号：CN202010081543.6
申请日：2020-02-06
Applicant: 杭州电子科技大学
IPC: G06F8/30 , G06F40/151
Abstract: 本发明公开了基于LaTeX的四则运算与三角函数混合运算公式转换Verilog代码的方法，包括以下步骤：S1，预处理LaTeX数学公式，筛选符合规则的数学公式；S2，处理数学公式，分离参变量与运算步骤，归类输入变量、输出变量、中间变量与参数；S3，将分离的运算步骤排序，得出运算与寄存操作顺序；S4，根据运算与寄存操作顺序生成可综合Verilog代码。本发明为四则运算与三角函数混合运算公式的软件描述到硬件描述转化提供了可行的方案尤其当公式数量庞大时具有转化可靠性高的优势，解决了人工排序与编写代码效率低，易错的问题，缩短开发周期。
-
Patent Agency Ranking
公开(公告)号：CN109190093B
公开(公告)日：2022-11-08
申请号：CN201811006393.1
申请日：2018-08-30
Applicant: 杭州电子科技大学
IPC: G06F40/194 , G06F16/16 , G06F8/41 , G09B19/00
Abstract: 本发明公开了在线Verilog代码自动判决系统的自动评分方法：系统访问标准答案库，复制对应的标准答案文件存放到临时文件夹；系统运行标准答案文件夹中的.do文件、.vt文件编译学生提交的Verilog代码文件，并进行库的加载；系统在linux下运行modelsim进行.vt仿真，根据学生提交的答案Verilog文件进行仿真，截取控制台输出至.result文件；系统根据.tm文件中所书写的时间范围，对比仿真结果.result文件和标准答案.cmp文件计算得到分数结果。本发明.do文件使用vsim指令编译学生答案.V文件和答案文件夹中的.vt文件，并根据.vt文件进行仿真。题目所需要输出的待测试模块，各个信号的激励以及抓取信号的指令$monitor都写在.vt文件中。从而架构其整个Verilog代码判决系统，大大降低了对于Verilog类题目判决的成本。
-
公开(公告)号：CN109102540B
公开(公告)日：2022-01-28
申请号：CN201810936890.5
申请日：2018-08-16
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的标记面积块下限分离分道方法，包括以下步骤：设定起始像素和结束像素，使其与滑槽的宽度相对应；将中间变量、起始像素、结束像素和设定的连通面积块下限值发送至FPGA；设定通道标号寄存器进行保存；设定比较器的输入为cal_temp和0，如果相等，则当前像素在第1个通道，对下限通道寄存器进行清零；设定比较器的输入为当前像素和0，如果大于0则将当前像素对应的连通面积块标记值保存；设定比较器组，和设定K个比较器；在I+2N时钟之后，一行像素扫描完毕，将下限通道寄存器的值发送给高速气阀控制板，满足喷气吹离要求通道置1，不满足置0。本发明精确有效地识别面积块并且做出相应操作，极大地降低了误识别或误操作的概率。
-
公开(公告)号：CN109146953B
公开(公告)日：2021-12-10
申请号：CN201811053501.0
申请日：2018-09-11
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的标记面积块上限分离分道方法，包括以下步骤：设定起始像素和结束像素，使图像像素与滑槽宽度相对应；将起始像素、结束像素、设定的连通面积块下限值和上限值发送至FPGA；设定比较器组；设定k个寄存器，将上限通道值缓存k行后输出；根据连通域算法得到的面积块面积值来确定是否需要对这k个寄存器进行清零；在I+2N时钟之后，一行像素扫描完毕，当前行通道值压入寄存器队列，k行之前的通道寄存器发送给高速气阀控制板，满足喷气吹离要求的通道为1，否则为0。本发明精确有效地识别某个预设范围内的面积块并且做出相应操作，极大地降低了误识别或误操作的概率。
-
公开(公告)号：CN109087314B
公开(公告)日：2021-08-31
申请号：CN201810936977.2
申请日：2018-08-16
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的线阵图像连通域面积快速标记统计方法，包括以下步骤：对当前像素、上边像素和左边像素进行保存和读取；对连通面积块进行标记和面积计算。本发明应用在对图像处理速度要求很高的设备中，标记同一面积块的连通区域，可以实现面积块的区分，面积块面积的计算。并且，这种方法处理的像素是线阵相机采集的行像素，不需要保存大量的图像数据，而只需要保存两行像素，并保持像素不断更新，即可完成对图像连通域的快速标记和处理。
-
公开(公告)号：CN109884607A
公开(公告)日：2019-06-14
申请号：CN201910214967.2
申请日：2019-03-21
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的合成孔径地址码生成方法，用于合成孔径雷达/声呐脉冲压缩后图像数据的高速处理，利用三路合成范围计数器产生cnt_i，cnt_j，cnt_k计数值，用以驱动多路地址码生成模块；地址码生成模块通过三路计数器的驱动，利用流水线结构并行生成地址码d-1；并使用移位寄存器进行地址码k-i的延时，与流水线结构生成的地址码d-1进行同步，从而达到高速的地址码生成效果；本发明可以应用于对合成孔径算法速度要求很高的场合下，进行地址码的高速并行生成。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.021 seconds)
