公开(公告)号：CN1916922A

公开(公告)日：2007-02-21

申请号：CN200610154005.5

申请日：2004-04-30

Applicant: 松下电器产业株式会社

Inventor： 松村阳一 ,  大桥贵子 ,  藤村克也 ,  伊藤千寻 ,  谷口博树

IPC: G06F17/50 ,  H01L21/82

CPC classification number: G06F17/5031 ,  G06F1/10 ,  G06F17/5045 ,  G06F17/5059 ,  G06F2217/12 ,  Y02P90/265

Abstract: 本发明提供一种半导体集成电路，在该半导体集成电路中，即使存在制造可变性也不可能发生定时错误。包含于第一和第二时钟电路(11和12)中的逻辑单元(16和17)分别由统一尺寸的晶体管形成。即使存在制造可变性，第一时钟电路(11)的延迟时间t1和第二时钟电路(12)的延迟时间t2增加或减少相同的时间量。因此，在第二触发器(15)中不可能发生定时错误。包含于每个时钟单元中的逻辑单元可由具有均匀矩形形状的扩散区的晶体管形成。

公开(公告)号：CN1614766A

公开(公告)日：2005-05-11

申请号：CN200410088391.3

申请日：2004-11-04

Applicant: 松下电器产业株式会社

Inventor： 松村阳一 ,  大桥贵子 ,  藤村克也 ,  伊藤千寻 ,  谷口博树

IPC: H01L21/82 ,  G06F17/50

Abstract: 在半导体集成电路中，由于电阻元件包含于电源布线中，使得提供给时钟路径上的单元的电源电压降低，由此产生时钟偏移。为了避免该问题，设置一个集中于时钟路径上的单元(10)上的单元放置禁止区，且在该单元放置禁止区中不放置用于执行逻辑操作的单元。同样，为由多个紧密放置在一起的单元形成的每一单元组，设置一个单元放置禁止区。此外，在该单元放置禁止区中可以放置一个电容单元。

公开(公告)号：CN101743633A

公开(公告)日：2010-06-16

申请号：CN200980000543.0

申请日：2009-02-24

Applicant: 松下电器产业株式会社

Inventor： 西村英敏 ,  新保宏幸 ,  当房哲朗 ,  谷口博树 ,  米田寿子

IPC: H01L21/82 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L27/0207 ,  H01L23/522 ,  H01L23/5286 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路的布局构造，可以不增加OPC校正的数据量和处理时间，就使接近单元分界的金属布线的变细或断线防止于未然。在沿第1方向配置的电源布线(m1)与接地布线(m2)所夹的区域，第1和第2单元被邻接配置在第1方向上，它们各自具有实现电路功能的晶体管和单元内布线。在第1和第2单元的分界部，以不使电源布线(m1)与接地布线(m2)短路的方式，配置有在与第1方向正交的第2方向上延伸的金属布线(d2)。

公开(公告)号：CN101281906A

公开(公告)日：2008-10-08

申请号：CN200810091823.4

申请日：2008-04-03

Applicant: 松下电器产业株式会社

Inventor： 尾添律子 ,  谷口博树 ,  西村英敏 ,  田丸雅规 ,  近藤英明

IPC: H01L27/02 ,  H01L23/528

CPC classification number: H01L27/11807 ,  H01L27/0207

Abstract: 本发明提供一种标准单元，其中，信号布线(11)沿第一方向延伸。信号布线(12、13)沿实质上与第一方向垂直的第二方向延伸，且隔着信号布线(11)而对置。并且，信号布线(12、13)的布线宽度比信号布线(11)的布线宽度大。由此，对被布线端夹持的信号布线，防止由细部引起的断线，实现器件的制造成品率的提高。

公开(公告)号：CN101013697A

公开(公告)日：2007-08-08

申请号：CN200710085641.1

申请日：2004-11-04

Applicant: 松下电器产业株式会社

Inventor： 松村阳一 ,  大桥贵子 ,  藤村克也 ,  伊藤千寻 ,  谷口博树

IPC: H01L27/02 ,  H01L23/522 ,  H01L21/82 ,  H01L21/768 ,  G06F17/50

Abstract: 在半导体集成电路中，由于电阻元件包含于电源布线中，使得提供给时钟路径上的单元的电源电压降低，由此产生时钟偏移。为了避免该问题，设置一个集中于时钟路径上的单元(10)上的单元放置禁止区，且在该单元放置禁止区中不放置用于执行逻辑操作的单元。同样，为由多个紧密放置在一起的单元形成的每一单元组，设置一个单元放置禁止区。此外，在该单元放置禁止区中可以放置一个电容单元。

公开(公告)号：CN1916921A

公开(公告)日：2007-02-21

申请号：CN200610154004.0

申请日：2004-04-30

Applicant: 松下电器产业株式会社

Inventor： 松村阳一 ,  大桥贵子 ,  藤村克也 ,  伊藤千寻 ,  谷口博树

IPC: G06F17/50 ,  H01L21/82

CPC classification number: G06F17/5031 ,  G06F1/10 ,  G06F17/5045 ,  G06F17/5059 ,  G06F2217/12 ,  Y02P90/265

Abstract: 本发明提供一种半导体集成电路，在该半导体集成电路中，即使存在制造可变性也不可能发生定时错误。包含于第一和第二时钟电路(11和12)中的逻辑单元(16和17)分别由统一尺寸的晶体管形成。即使存在制造可变性，第一时钟电路(11)的延迟时间t1和第二时钟电路(12)的延迟时间t2增加或减少相同的时间量。因此，在第二触发器(15)中不可能发生定时错误。包含于每个时钟单元中的逻辑单元可由具有均匀矩形形状的扩散区的晶体管形成。