公开(公告)号：CN119834806A

公开(公告)日：2025-04-15

申请号：CN202411879434.3

申请日：2024-12-19

Applicant: 电子科技大学

Inventor： 张宇 ,  许波 ,  邹松庭 ,  程玉华 ,  陈凯 ,  罗晓伟 ,  赵佳 ,  王伊凡

IPC: H03M1/12 ,  H03M7/28

Abstract: 本发明公开了一种基于FPGA的任意非整数倍多点并行降采样装置，并行数据读取模块并行读取N点采样数据，数据寄存器组用于对上一时钟周期的最后一个数据和当前时钟周期的N点并行数据，位置序数计数器组用于保存当前时钟周期N点并行数据的位置序数计数值，抽点累加系数计数器组用于记录抽点累加系数，这两项数值根据上一时钟周期的抽点情况进行更新，比较器模块中的每组比较器组用于比较抽点累加系数和位置序数计数值，以判定对应的抽点单元是否执行抽点操作，抽点控制模块用于对多点并行降采样过程进行控制。本发明通过进行多点并行抽点实现非整数倍的降采样，有效提高降采样效率。

公开(公告)号：CN108873786B

公开(公告)日：2021-03-30

申请号：CN201810835061.8

申请日：2018-07-26

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  何小双 ,  王伊凡 ,  苟轩 ,  赵佳 ,  唐宇

IPC: G05B19/042

Abstract: 本发明公开了一种基于数字量调理的数据采集系统，对模拟输入信号采用交直流耦合模块进行交直流耦合，再通过衰减模块进行衰减，对得到的模拟信号通过ADC模块进行采集，将采集信号发送至采用FPGA实现的数字量调理模块，以二进制数字量处理方式对采集信号进行调理，将得到的调理信号由数据处理模块进行处理后送入上位机进行显示。本发明通过对采集信号进行数字量调理，提高信号调理的精度，避免硬件调理电路所带来的不可改善的参数指标对设计系统的性能影响。

公开(公告)号：CN108873786A

公开(公告)日：2018-11-23

申请号：CN201810835061.8

申请日：2018-07-26

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  何小双 ,  王伊凡 ,  苟轩 ,  赵佳 ,  唐宇

IPC: G05B19/042

Abstract: 本发明公开了一种基于数字量调理的数据采集系统，对模拟输入信号采用交直流耦合模块进行交直流耦合，再通过衰减模块进行衰减，对得到的模拟信号通过ADC模块进行采集，将采集信号发送至采用FPGA实现的数字量调理模块，以二进制数字量处理方式对采集信号进行调理，将得到的调理信号由数据处理模块进行处理后送入上位机进行显示。本发明通过对采集信号进行数字量调理，提高信号调理的精度，避免硬件调理电路所带来的不可改善的参数指标对设计系统的性能影响。