一种模型混精推理方法、装置、设备及存储介质

    公开(公告)号:CN116523051A

    公开(公告)日:2023-08-01

    申请号:CN202310524663.2

    申请日:2023-05-10

    IPC分类号: G06N5/04 G06N3/04

    摘要: 本发明公开了一种模型混精推理方法、装置、设备及存储介质,包括:将输入样本输入至芯片内的深度学习模型中,通过芯片内的计算节点对输入样本进行计算,得到float32类型的目标结果;获取模型的分段列表,根据模型针对各分段在预设精度选择参数下的混精结果及目标结果,对各分段的精度选择参数进行调整;将每个分段中各计算节点的目标精度选择参数,作为控制信号输入至控制节点中,通过芯片内的控制节点选择匹配的精度计算分支,并通过计算节点根据精度计算分支完成混精推理。本发明实施例的技术方案可以有效获取满足模型精度要求的混精推理方案,提高模型的混精推理效率。

    一种存储器电路的验证方法和装置

    公开(公告)号:CN116127886A

    公开(公告)日:2023-05-16

    申请号:CN202310382888.9

    申请日:2023-04-12

    IPC分类号: G06F30/33 G06F30/337

    摘要: 本发明实施例公开了一种存储器电路的验证方法和装置。该验证方法包括:获取存储器电路对应的验证激励;将验证激励输入至存储器电路,通过验证激励对存储器电路进行前门访问,得到前门访问数据;将验证激励输入至预先生成的可修改的电路层次,生成完整层次结构,通过后门访问模块根据完整层次结构对存储器电路进行后门访问,得到后门访问数据;通过电路验证模块根据前门访问数据和后门访问数据,对各类存储器电路进行验证;其中,后门访问模块和电路验证模块,根据存储器电路对应的需求规格书设计得到;电路层次根据存储器电路以及存储器电路对应的电路规格书预先配置得到。本发明实施例提供的存储器电路的验证方法和装置,能够提高验证效率。

    一种AI处理器架构的绘制方法、装置、设备及介质

    公开(公告)号:CN114429101B

    公开(公告)日:2022-06-17

    申请号:CN202210352918.7

    申请日:2022-04-06

    发明人: 魏斌

    IPC分类号: G06F30/392

    摘要: 本发明实施例公开了一种AI处理器架构的绘制方法、装置、设备及介质。AI处理器架构绘制方法包括:获取当前绘制架构层对应的本层绘制元素;如果当前绘制架构层不属于顶级架构层,则对各绘制元素进行组织布局;根据布局结果,确定各绘制元素相对于所布局父范畴模型的相对偏移数据,返回执行获取当前绘制架构层对应的本层绘制元素的操作;如果当前绘制架构层属于顶级架构层则对各绘制元素进行组织布局,确定各绘制元素的绝对布局数据;确定与各底层绘制元素分别对应的绝对布局数据;根据绝对布局数据绘制AI处理器架构图。本发明实施例的技术方案能够自动绘制AI处理器架构图,统一AI处理器架构图的绘制标准,降低对接误差。

    一种AI处理器架构的绘制方法、装置、设备及介质

    公开(公告)号:CN114429101A

    公开(公告)日:2022-05-03

    申请号:CN202210352918.7

    申请日:2022-04-06

    发明人: 魏斌

    IPC分类号: G06F30/392

    摘要: 本发明实施例公开了一种AI处理器架构的绘制方法、装置、设备及介质。AI处理器架构绘制方法包括:获取当前绘制架构层对应的本层绘制元素;如果当前绘制架构层不属于顶级架构层,则对各绘制元素进行组织布局;根据布局结果,确定各绘制元素相对于所布局父范畴模型的相对偏移数据,返回执行获取当前绘制架构层对应的本层绘制元素的操作;如果当前绘制架构层属于顶级架构层则对各绘制元素进行组织布局,确定各绘制元素的绝对布局数据;确定与各底层绘制元素分别对应的绝对布局数据;根据绝对布局数据绘制AI处理器架构图。本发明实施例的技术方案能够自动绘制AI处理器架构图,统一AI处理器架构图的绘制标准,降低对接误差。

    循环任务的生成、执行方法、装置、AI芯片及存储介质

    公开(公告)号:CN113961333A

    公开(公告)日:2022-01-21

    申请号:CN202111575362.X

    申请日:2021-12-22

    发明人: 丁圣阁 舒棚 胡强

    IPC分类号: G06F9/48

    摘要: 本发明实施例公开了一种循环任务的生成、执行方法、装置、AI芯片及存储介质。该生成方法包括检测到对目标数据块的数据搬运请求,创建目标循环任务;根据数据搬运请求中的数据搬运层级数,以及与各数据搬运层级对应的搬运描述参数,形成与各数据搬运层级分别对应的重复执行任务;若确定数据搬运层级数为多个,建立各相邻数据搬运层级重复执行任务间的依赖关系;将各重复执行任务和依赖关系,封装于目标循环任务中,向AI芯片的搬运请求调度设备发送与目标循环任务匹配的循环任务处理请求。本发明实施例的技术方案极大简化AI软件程序发送请求的操作,减轻搬运请求调度设备的解析负担,提升深度学习算法的整体运行效率。

    一种错误数据调试方法、装置、芯片及计算机设备

    公开(公告)号:CN113127285A

    公开(公告)日:2021-07-16

    申请号:CN202110669106.0

    申请日:2021-06-17

    发明人: 乔文

    IPC分类号: G06F11/263

    摘要: 本发明公开了一种错误数据调试方法、装置、芯片及计算机设备,所述方法应用于芯片中,包括:在写入的多条待执行的操作指令中,依次获取一条操作指令为当前操作指令,并运行当前操作指令;在对当前操作指令的运行过程中,对与当前操作指令关联的传输数据进行正确性校验;如果与当前操作指令关联的传输数据发生错误,则停止对后续操作指令的执行,并在确定满足中断信号条件时,将中断信号发送至指令配置设备,以使指令配置设备根据中断信号,确定传输数据的错误类型,并采用与错误类型匹配的调试策略,对芯片进行调试。本发明实施例的技术方案可以提高芯片中错误数据的调试效率,提高芯片对多个操作指令的运行效率。

    一种二范数正则项的计算方法及芯片

    公开(公告)号:CN112947892A

    公开(公告)日:2021-06-11

    申请号:CN202110519691.6

    申请日:2021-05-13

    IPC分类号: G06F7/556 G06F13/28

    摘要: 本发明实施例公开了一种二范数正则项的计算方法及芯片。该方法应用于芯片中的计算模块,包括:在检测到芯片的DMA模块访问内存数据时,读取DMA模块的写数据总线获取目标数据;计算目标数据中各元素的平方指数值并检测是否符合第一检测条件,若不符合,则生成状态指示信号并对平方指数值进行修正;根据各平方指数值计算目标数据的二范数正则项,对不符合第二检测条件的二范数正则项进行修正并生成状态指示信号;将二范数正则项以及各状态指示信号发送至芯片中的结果分析模块进行分析。本发明实施例的技术方案,实现了在芯片的DMA模块访问内存数据过程中,利用芯片的硬件资源自动计算内存数据的二范数正则项,减少对网络模型的性能影响。

    一种数据处理系统、方法及芯片

    公开(公告)号:CN112817664A

    公开(公告)日:2021-05-18

    申请号:CN202110415936.0

    申请日:2021-04-19

    发明人: 李雄

    IPC分类号: G06F9/445

    摘要: 本发明实施例公开了一种数据处理系统、方法及芯片,系统包括:参数计算模块和命令执行模块,参数计算模块与命令执行模块电连接;其中:参数计算模块用于获取在数据循环操作启动时通过芯片软件配置的循环操作配置参数,在确定数据循环操作处于继续执行状态的情况下,根据循环操作配置参数生成数据循环操作参数,并向命令执行模块发送数据循环操作参数;其中,循环操作配置参数包括固定配置参数和/或规律变化配置参数;命令执行模块用于根据数据循环操作参数持续自动执行数据循环操作。本发明实施例的技术方案能够提高数据循环操作处理的高效性,从而减轻芯片的软件负载,进而提高芯片的整体工作性能。

    控制信号转换电路、知识产权核以及系统级芯片

    公开(公告)号:CN112398877B

    公开(公告)日:2021-04-27

    申请号:CN202110072481.7

    申请日:2021-01-20

    发明人: 马海英

    IPC分类号: H04L29/06 G06F15/78

    摘要: 本发明公开了一种控制信号转换电路、知识产权核和系统级芯片。本发明实施例提供的一种控制信号转换电路,可以将符合NOC标准协议的标准控制信号,转换为目标存储器适配的目标控制信号,本发明实施例提供的另一种控制信号转换电路,可以将指向目标存储器的目标控制信号,转换为符合NOC标准协议的标准控制信号。通过在SoC中使用上述控制信号转换电路中的一种或两种,实现了对NOC标准协议的标准控制信号与不同存储器所适配的控制信号的格式转换,可以将支持不同信号格式的IP核集成于同一NOC网络中进行通信,进而可以简化各IP核的开发,加快SoC的开发进度,而且还有利于IP核的拓展,缩减IP核或SoC开发的更新换代时间。

    大规模集成电路的测试方法及系统

    公开(公告)号:CN111624475B

    公开(公告)日:2020-11-06

    申请号:CN202010747756.8

    申请日:2020-07-30

    发明人: 杨兵

    IPC分类号: G01R31/28

    摘要: 本发明公开了一种大规模集成电路的测试方法及系统。该方法包括:检验人员根据需求规格书中的时钟和复位需求完成验证规格书,验证规格书为验证人员根据需求规格书中的时钟和复位需求完成的,根据验证规格书生成通用验证环境;检验人员根据待测电路和电路规格书填写绑定输入文件模板,得到绑定输入文件;根据绑定输入文件生成绑定组件,绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中,得到完整验证环境;检验器根据验证激励和完整验证环境对待测电路进行测试。能够更早的启动电路测试工作,无需等待电路规格书的形成,缩短了电路测试的等待时间,提高电路测试效率。