-
公开(公告)号：CN116935920A
公开(公告)日：2023-10-24
申请号：CN202310939912.4
申请日：2023-07-28
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： G11C11/4076 , G11C11/406
摘要： 本公开提供了一种动态随机存取存储器和模组设备，其中存储器包括存储阵列和缓冲延时模组，所述缓冲延时模组连接在存储器控制器和所述存储阵列之间；所述缓冲延时模组被配置为：基于所述存储器控制器输出的第一操作命令序列，向所述存储阵列输出第二操作命令序列；其中，所述第一操作命令序列的时序与存储协议规定的设定命令时序不同，所述第二操作命令序列的时序与所述设定命令时序相同。该存储器能够在操作命令时序不断压缩的情况下，仍然能够正常地进行数据的读取、写入和保持。
-
公开(公告)号：CN116935917A
公开(公告)日：2023-10-24
申请号：CN202310939085.9
申请日：2023-07-28
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： G11C11/406
摘要： 本发明公开一种存储器刷新保持方法、电路以及存储器件、模组设备，首先检测是否存在软复位请求；若检测存在软复位请求，则开启动态随机存储器的自刷新；并在软复位过程中。如此，通过对DRAM内部进行软复位请求检测，从而在DRAM进入软复位期间，触发片内自刷新，以保证软复位期间DRAM刷新不中断，DRAM内的数据也依旧可以有效保持，使得软复位重启后无需重新加载固件程序，从而提高片内系统运行效率。
-
公开(公告)号：CN117810197A
公开(公告)日：2024-04-02
申请号：CN202311867046.9
申请日：2023-12-29
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： H01L23/498 , H01L23/544 , H01L21/66 , G01R31/28 , G01R1/067 , G01R1/04 , G01R1/02
摘要： 本发明涉及一种堆叠芯片技术领域，具体涉及一种堆叠芯片及其测试方法，通过改变硅通孔的开设位置，选择将硅通孔的位置远离焊盘的中心点，使得焊盘接入探针的测试位置平整，从而在进行芯片测试时探针能够与焊盘充分接触，保证测试结果准确，并且也能够避免探针插入焊盘而使探针与焊盘使用寿命缩短；同时也能够根据探针插入区域大小以及在焊盘上的位置调整焊盘上硅通孔的大小与位置，满足测试，适用性更强。
-
公开(公告)号：CN117809702A
公开(公告)日：2024-04-02
申请号：CN202410225087.6
申请日：2024-02-29
申请人： 西安紫光国芯半导体股份有限公司
摘要： 本发明公开了一种三维堆叠结构及控制方法。该三维堆叠结构，包括：层叠设置的N个存储芯片，每个存储芯片均包括冗余单元，N取自然数；逻辑芯片，与N个存储芯片层叠设置；逻辑芯片包括可编程单元组，可编程单元组用于记录N个存储芯片的失效信息，以能根据失效信息启用冗余单元替代所述存储芯片的失效单元。以提供一种能兼顾良率和成本的三维堆叠结构及控制方法。
-
公开(公告)号：CN109582507B
公开(公告)日：2023-12-26
申请号：CN201811641838.3
申请日：2018-12-29
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： G06F11/14
摘要： 本发明提供用于NVDIMM的数据备份和恢复方法、NVDIMM控制器以及NVDIMM。NVDIMM(200)包括DRAM(201)、NAND闪存(202)和NVDIMM控制器(100)，NVDIMM控制器控制NVDIMM并包括DDR控制器(101)、NAND闪存控制器(102)、数据备份模块(103)和数据恢复模块(104)，DRAM采用DBI并使能DBI。在数据备份时，DDR控制器从DRAM读取N位DQi和1位DBIi并将其发送至数据备份模块，当DBIi为1时，数据备份模块比较DQi和DQi‑1,如果DQi和DQi‑1中值不相同的位数大于N/2，则翻转DQi，并将DBIi置为0，否则保持DQi和DBIi不变；当DBIi为0时，DQi和DBIi保持不变，数据备份模块将经处理的DQi和DBIi发送至NAND控制器，NAND控制器将经处理的DQi和DBIi写入NAND闪存。
-
公开(公告)号：CN117275541A
公开(公告)日：2023-12-22
申请号：CN202311281499.3
申请日：2023-09-28
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： G11C11/406 , G11C11/409
摘要： 本发明提出了一种多路访存共享方法、系统、电子设备及可读存储介质，属于集成电路技术领域，其方法包括设定控制主机端；控制主机端对DRAM bank进行刷新操作；控制主机端接收n个主机端中除控制主机端外的其余主机端的读写操作请求，基于读写操作请求判断DRAM bank是否处于刷新状态；如果DRAM bank处于非刷新状态，控制主机端向发送读写操作请求的主机端发送允许访问指令，以使得对应的主机端对DRAM bank进行访问，解决了在存内运算系统中多个主机端同时对一个存储阵列的bank做访存时，刷新时间冲突和刷新地址丢失的问题。
-
公开(公告)号：CN117153822A
公开(公告)日：2023-12-01
申请号：CN202311416009.6
申请日：2023-10-30
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： H01L23/544 , G01R31/66
摘要： 本发明公开了一种三维堆叠结构及其检测方法，该三维堆叠结构包括：通过互连结构堆叠连接的多个芯片；所述互连结构包括连接功能电路的功能互连结构和用于保护所述功能互连结构的保护互连结构；所述保护互连结构和所述多个芯片上的有源器件串联形成N条自激振荡环路，N取大于1的整数，所述N条自激振荡环路连接到相同的地端，生成用于表征所述互连结构的连接状态的振荡信号。以提供一种低成本、低芯片面积和低功耗消耗的三维堆叠结构检测方案。
-
公开(公告)号：CN116879725A
公开(公告)日：2023-10-13
申请号：CN202311144485.7
申请日：2023-09-06
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： G01R31/317 , G01R31/3177 , H01L25/18 , G11C29/12 , G11C29/36
摘要： 本申请公开了一种采样电路。该采样电路应用在第一芯片上，第一芯片与至少一第二芯片三维集成在一起，其中，采样电路包括：状态机模块，用于发送初始采样信号；至少一延迟模块，分别连接状态机模块，其中，每个延迟模块分别被配置为接收初始采样信号，并对初始采样信号进行延迟匹配处理生成相应的延迟采样信号；至少一采样模块，分别连接对应的延迟模块，并接收对应的第二芯片的应答数据信号，以利用延迟采样信号对应答数据信号进行采样。本申请还公开了自测试电路以及芯片。本申请提高了MBIST自测试电路的自适应性能，减少了各种因素对片上延迟的影响。
-
公开(公告)号：CN117558718A
公开(公告)日：2024-02-13
申请号：CN202311857463.5
申请日：2023-12-29
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： H01L25/04 , H01L23/498 , H01L23/528
摘要： 本发明提出了一种3D堆叠芯片，属于集成电路技术领域，包括基底层以及设置于基底层一侧金属连接层，金属连接层上设置有多个功能模块；基底层上设置有贯穿基底层的硅通孔，金属连接层用于连接硅通孔和功能模块，且硅通孔与功能模块在基底层上的正投影不重叠。本发明使得功能模块的设置位置与硅通孔的设置位置相互独立，确保各功能模块内部金属层和功能器件的完整性，解决了现有技术中硅通孔设置在功能模块内部、导致金属层的走线资源在局部受到挤压而走不通的技术问题，以及因此难以实现芯片的高频率工作的技术问题。
-
公开(公告)号：CN117153830A
公开(公告)日：2023-12-01
申请号：CN202311139744.7
申请日：2023-09-05
申请人： 西安紫光国芯半导体股份有限公司
IPC分类号： H01L25/065 , H10B80/00 , H01L23/62 , H01L23/538
摘要： 本发明公开了一种三维堆叠结构及控制方法。该三维堆叠结构，包括：堆叠连接的N个芯片，N取大于1的整数；所述N个芯片上设置有隔离电路，所述隔离电路能接收与所述N个芯片中的故障芯片对应的隔离信号；所述隔离电路基于所述隔离信号对所述故障芯片进行功能隔离。以提供一种能提高良率的三维堆叠结构及控制方法。
-
-
-
-
-
-
-
-
-
搜索结果
47 条记录 (耗时 0.05 秒)