-
公开(公告)号：CN112861463B
公开(公告)日：2023-04-25
申请号：CN202110266205.4
申请日：2021-03-11
Applicant: 中国科学院计算技术研究所
IPC: G06F30/392 , G06F30/398
Abstract: 提供一种用于超导处理器的输入输出控制模块，包括：取指令状态寄存器，用于指示取指令状态或者非取指令状态，以及用于将指令地址输出到内存；读数据等待状态寄存器，用于根据处理器的读数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态，将读数据地址由暂存转换为输出到内存；读数据状态寄存器，用于指示读数据状态，以及用于将读数据地址输出到内存；写数据等待状态寄存器，用于根据处理器的写数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态，将写数据地址和写数据内容由暂存转换为输出到内存；写数据状态寄存器，用于指示写数据状态，以及用于将写数据地址和写数据内容输出到内存。
-
公开(公告)号：CN112116094B
公开(公告)日：2022-08-30
申请号：CN202010875646.X
申请日：2020-08-27
Applicant: 中国科学院计算技术研究所
Abstract: 提供一种超导流水线电路，至少包括：第一可清零寄存器组、第一逻辑组合电路、第二可清零寄存器组以及第二逻辑组合电路，其中第一和第二可清零寄存器组用于在使能信号的控制下接收数据输入，并在第一时钟的控制下，将接收的输入数据进行输出；第一逻辑组合电路接收第一可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后输出至第二可清零寄存器组；第二逻辑组合电路接收第二可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后进行输出；其中，第二逻辑组合电路还用于生成内部清零信号以及阻塞信号；阻塞信号用于控制使能信号的有效和无效，以及内部清零信号用于控制第一和第二可清零寄存器组清零。
-
公开(公告)号：CN114399054A
公开(公告)日：2022-04-26
申请号：CN202210048631.5
申请日：2022-01-17
Applicant: 中国科学院计算技术研究所
IPC: G06N10/40
Abstract: 提供一种基于超导异或门生成时钟信号的方法，所述超导异或门包括第一输入端、第二输入端、时钟端和输出端，所述方法包括：将触发控制信号输入至所述异或门的第一输入端和时钟端；将所述异或门的输出端的数据传送至所述异或门的时钟端和第二输入端；以及从所述异或门的输出端输出所述时钟信号；其中，所述触发控制信号到达所述异或门的时钟端的时间晚于到达所述异或门的第一输入端的时间，以及所述异或门的输出端的数据到达所述异或门的时钟端的时间晚于到达所述异或门的第二输入端的时间。
-
公开(公告)号：CN111049503B
公开(公告)日：2021-10-22
申请号：CN201911316279.3
申请日：2019-12-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种超导触发器及其运行方法，包括：磁通量子分离器件、可复位触发器和非破坏读出寄存器；该磁通量子分离器件的输入端用于接收该超导触发器的使能信号，该磁通量子分离器件的输出端与该非破坏读出寄存器的复位输入端相连，该磁通量子分离器件的另一输出端与可复位触发器的时钟输入端相连；该可复位触发器的输入端作为该超导触发器的输入端，该可复位触发器的复位端用于接收该超导触发器的清空信号，该可复位触发器的输出端与该非破坏读出寄存器的输入端相连；该非破坏读出寄存器的时钟输入端作为该超导触发器的时钟输入端，该非破坏读出寄存器的输出端作为该超导触发器的输出端。
-
公开(公告)号：CN112116094A
公开(公告)日：2020-12-22
申请号：CN202010875646.X
申请日：2020-08-27
Applicant: 中国科学院计算技术研究所
Abstract: 提供一种超导流水线电路，至少包括：第一可清零寄存器组、第一逻辑组合电路、第二可清零寄存器组以及第二逻辑组合电路，其中第一和第二可清零寄存器组用于在使能信号的控制下接收数据输入，并在第一时钟的控制下，将接收的输入数据进行输出；第一逻辑组合电路接收第一可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后输出至第二可清零寄存器组；第二逻辑组合电路接收第二可清零寄存器组的输出数据，并在第一时钟的控制下将该数据运算之后进行输出；其中，第二逻辑组合电路还用于生成内部清零信号以及阻塞信号；阻塞信号用于控制使能信号的有效和无效，以及内部清零信号用于控制第一和第二可清零寄存器组清零。
-
Patent Agency Ranking
公开(公告)号：CN111950216A
公开(公告)日：2020-11-17
申请号：CN202010709748.4
申请日：2020-07-22
Applicant: 中国科学院计算技术研究所
IPC: G06F30/337 , G06F30/396 , G06F111/06
Abstract: 提供一种生成面向超导RSFQ电路的多扇出信号的方法，其中N是扇出信号的数量，N个扇出信号的每一个与从信号源点到信号端点所经过的由SPL构成的分支路径相对应，所述由SPL构成的分支路径构成SPL树，该方法包括：根据N计算最少的SPL的数量Y；根据最少的SPL的数量Y选择不同的树结构；根据树结构确定多扇出信号的由SPL构成的分支路径；其中最少的SPL的数量Y根据以下公式计算： 以及，所述SPL中，至多有一个SPL2，其余均为SPL3。
-
公开(公告)号：CN113128172B
公开(公告)日：2023-10-27
申请号：CN202110439614.X
申请日：2021-04-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/398
Abstract: 提供一种超导寄存器堆装置，包括m个寄存器组，每个寄存器组包括n个寄存器单元，其中m和n均为大于等于2的整数。每个寄存器单元包括用于接收数据输入的数据输入端，用于接收写入控制信号的写入控制端，用于接收时钟信号的时钟输入端，以及用于将数据输出的数据输出端。其中，m个寄存器组的相同位的寄存器单元的数据输入端通过多个SPL器件连接在一起；m个寄存器组的相同位的寄存器单元的数据输出端通过多个CB器件连接在一起。
-
公开(公告)号：CN111950216B
公开(公告)日：2023-07-21
申请号：CN202010709748.4
申请日：2020-07-22
Applicant: 中国科学院计算技术研究所
IPC: G06F30/337 , G06F30/396 , G06F111/06
Abstract: 提供一种生成多扇出信号的方法、计算机可读存储介质和电子设备，其中N是扇出信号的数量，N个扇出信号的每一个与从信号源点到信号端点所经过的由SPL构成的分支路径相对应，所述由SPL构成的分支路径构成SPL树，该方法包括：根据N计算最少的SPL的数量Y；根据最少的SPL的数量Y选择不同的树结构；根据树结构确定多扇出信号的由SPL构成的分支路径；其中最少的SPL的数量Y根据以下公式计算：以及，所述SPL中，至多有一个SPL2，其余均为SPL3。
-
公开(公告)号：CN112114875A
公开(公告)日：2020-12-22
申请号：CN202010876462.5
申请日：2020-08-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/30
Abstract: 提供一种超导并行寄存器堆装置，该装置包括N个寄存器组，其中N为大于等于2的整数，该N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；其中，该N个寄存器组的数据输入端连接在一起，该N个寄存器组的写地址输入端连接在一起，以及该N个寄存器组的写使能端连接在一起。
-
公开(公告)号：CN111984058A
公开(公告)日：2020-11-24
申请号：CN202010690281.3
申请日：2020-07-17
Applicant: 中国科学院计算技术研究所
IPC: G06F1/04 , G06F1/3237 , G06F1/3234
Abstract: 提供一种基于超导SFQ电路的运算装置，包括：NDRO，包括用于接收解除阻塞信号的数据输入端，用于接收分布时钟信号的时钟输入端，用于接收阻塞信号的重置端，以及数据输出端；自时钟发生器，其接收来自NDRO数据输出端的信号，并输出自时钟信号；运算部件，包括数据输出端以及流水线冲刷信号输出端，运算部件由自时钟信号驱动对输入数据进行处理并进行数据输出；其中，当NDRO接收到阻塞信号时，控制自时钟发生器不输出自时钟信号，以及当NDRO接收到解除阻塞信号时，控制自时钟发生器输出自时钟信号；运算部件基于其预定指令输出流水线冲刷信号。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.036 seconds)
