-
公开(公告)号：CN109783054B
公开(公告)日：2021-03-09
申请号：CN201811560119.9
申请日：2018-12-20
申请人： 中国科学院计算技术研究所
摘要： 本发明涉及一种RSFQ FFT处理器的蝶形运算处理系统，包括用于执行计算的第一计算模块和第二计算模块，用于执行常数乘法的旋转因子模块和用于改变序列顺序的重排模块；在执行运算时，输入数据经所述第一计算模块执行计算后将获得的第一数据串输入至所述旋转因子模块中执行常数乘法并获得中间结果，所述中间结果经所述重排模块改变序列顺序后，将获得的第二数据串输入至所述第二计算模块执行计算并获得输出数据。
-
公开(公告)号：CN111147045A
公开(公告)日：2020-05-12
申请号：CN201911340498.5
申请日：2019-12-23
申请人： 中国科学院计算技术研究所
摘要： 本发明提出一种超导电路的清零方法及系统，包括：发送清零指令信号至非破坏读出寄存器的指令输入接口，非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，第一磁通量子分离器件将输出数据分离为清零信号和触发信号，并将清零信号输入至超导处理器各流水级之间的超导寄存器；输入低频系统时钟信号至第二磁通量子分离器件，第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲；第一D触发器根据触发信号和第一低频系统时钟脉冲，输出信号脉冲，第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲，输出延时脉冲，非破坏读出寄存器根据延时脉冲进行复位，以停止输出清零信号。
-
公开(公告)号：CN110311662A
公开(公告)日：2019-10-08
申请号：CN201910447197.6
申请日：2019-05-27
申请人： 中国科学院计算技术研究所
摘要： 本发明涉及一种超导环，包括：前延迟器，用于将输入的触发信号经延迟后输出为第一延迟信号；分支器，与该前延迟器超导连接，用于接收该第一延迟信号，并经延迟后输出第二延迟信号；融合缓冲器，与该分支器超导连接，用于接收该第二延迟信号，并经延迟后输出第三延迟信号；后延迟器，与该融合缓冲器超导连接，用于接收该第三延迟信号经延迟后输出为第四延迟信号。
-
公开(公告)号：CN116318118A
公开(公告)日：2023-06-23
申请号：CN202310254158.0
申请日：2023-03-16
申请人： 中国科学院计算技术研究所
摘要： 提供一种超导脉冲计数器以及提高超导电路工作频率的方法，所述计数器包括：n个TFFE器件、p个TFFO器件以及m个带时钟端口的超导器件，其中，n和m为正整数，p为大于等于0的整数；所述n+m+p个器件线性串联连接，其中第一个器件的输入端为所述超导脉冲计数器的输入端，所述n+m+p个器件中的每一个器件的输出端连接至下一个器件的输入端，最后一个器件的输出端为所述超导脉冲计数器的输出端；所述m个带时钟端口的超导器件的时钟端连接到所述超导脉冲计数器的时钟端；以及其中，输入至所述超导脉冲计数器的输入端和时钟端的超导脉冲具有相同的频率。
-
公开(公告)号：CN112349330A
公开(公告)日：2021-02-09
申请号：CN202011210460.9
申请日：2020-11-03
申请人： 中国科学院计算技术研究所
摘要： 本发明提出一种SFQ电路与CMOS电路间交互方法，包括：单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端，该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作；完成指定操作后该单磁通量子芯片发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路。本发明申请在需要ANDRO输出固定周期的连续SFQ脉冲的时候，在ANDRO的数据端口输入一个SFQ脉冲，就会有固定周期的连续SFQ脉冲输出；需要ANDRO停止输出SFQ脉冲的时候，那么在ANDRO的重置端口输入一个SFQ脉冲，ANDRO就会停止输出SFQ脉冲。以实现SFQ电路与CMOS电路的数据交互。
-
公开(公告)号：CN109783054A
公开(公告)日：2019-05-21
申请号：CN201811560119.9
申请日：2018-12-20
申请人： 中国科学院计算技术研究所
摘要： 本发明涉及一种RSFQ FFT处理器的蝶形运算处理系统，包括用于执行计算的第一计算模块和第二计算模块，用于执行常数乘法的旋转因子模块和用于改变序列顺序的重排模块；在执行运算时，输入数据经所述第一计算模块执行计算后将获得的第一数据串输入至所述旋转因子模块中执行常数乘法并获得中间结果，所述中间结果经所述重排模块改变序列顺序后，将获得的第二数据串输入至所述第二计算模块执行计算并获得输出数据。
-
公开(公告)号：CN108108151A
公开(公告)日：2018-06-01
申请号：CN201711330475.7
申请日：2017-12-13
申请人： 中国科学院计算技术研究所
摘要： 本发明涉及一种超导单磁通量子处理器的算术逻辑单元运算方法和系统，包括采用超导RSFQ技术克服了传统技术低速度高功耗的问题，同时该高速单磁通量子处理器中的算术逻辑单元采用16位串‑并结构的加法器进行运算处理，而串‑并体系结构比串行结构运算速度更快，比并行结构需要的硬件资源更少；发明在实现超高速度的同时也保证了超低功耗。在基于国内外RSFQ大规模集成电路工艺满足64位RSFQ微处理器核心部件的条件下，对64位RSFQ ALU进行逻辑设计，为将来设计超高速64位RSFQ微处理器以及计算机系统奠定基础。
-
公开(公告)号：CN118484171A
公开(公告)日：2024-08-13
申请号：CN202410479885.1
申请日：2024-04-22
申请人： 中国科学院计算技术研究所
摘要： 本发明提供一种64位超导乘法器，用于执行两个64位二进制整数的乘法运算，该乘法器包括64/N个依次连接的主模块，且被配置为：获取64位二进制的被乘数和64位二进制的乘数，被乘数和乘数均为被平均划分成的预定位宽N的64/N段切片数据，N为4、8、16或32；将乘数的64/N段切片数据分别输入对应的主模块，主模块被配置为：获取控制信号和被乘数的一段切片数据，根据控制信号将乘数的一段切片数据与被乘数的一段切片数据相乘，得到部分乘积结果；根据接收的中间结果和部分乘积结果得到对应主模块的中间结果，第一个主模块接收的中间结果为初始化值，其他主模块接收的中间结果为其上一主模块得到的中间结果；根据最后一个主模块得到的中间结果确定乘积结果。
-
-
公开(公告)号：CN111049503B
公开(公告)日：2021-10-22
申请号：CN201911316279.3
申请日：2019-12-19
申请人： 中国科学院计算技术研究所
摘要： 本发明提出一种超导触发器及其运行方法，包括：磁通量子分离器件、可复位触发器和非破坏读出寄存器；该磁通量子分离器件的输入端用于接收该超导触发器的使能信号，该磁通量子分离器件的输出端与该非破坏读出寄存器的复位输入端相连，该磁通量子分离器件的另一输出端与可复位触发器的时钟输入端相连；该可复位触发器的输入端作为该超导触发器的输入端，该可复位触发器的复位端用于接收该超导触发器的清空信号，该可复位触发器的输出端与该非破坏读出寄存器的输入端相连；该非破坏读出寄存器的时钟输入端作为该超导触发器的时钟输入端，该非破坏读出寄存器的输出端作为该超导触发器的输出端。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.024 秒)
