公开(公告)号：CN111586969B

公开(公告)日：2021-12-21

申请号：CN202010350952.1

申请日：2020-04-28

Applicant: 中国科学院计算技术研究所

Inventor： 赵二虎 ,  徐勇军 ,  吴济文 ,  安竹林 ,  李超

IPC: H05K1/18 ,  H05K1/11 ,  G06F30/394

Abstract: 本发明提出一种电路布线方法，包括：于PCB基板的第一面规则设置多个元件颗粒，并于该PCB基板的第二面对应设置该元件颗粒，使该第二面的元件颗粒与该第一面的元件颗粒互为镜像；于该PCB基板设置端接电阻，以及与处理器连接的处理器端；于该PCB基板设置主线和分支线，通过该主线将该处理器端与该端接电阻电性连接，通过该分支线将所有该元件颗粒分别依次电性连接至该主线；于该PCB基板设置数据线，通过该数据线将该处理器端与该元件颗粒电性连接。本发明还提出一种采用该电路布线方法进行电路布线的DDR4内存，以及一种包括该DDR4内存的电子设备。

公开(公告)号：CN111586969A

公开(公告)日：2020-08-25

申请号：CN202010350952.1

申请日：2020-04-28

Applicant: 中国科学院计算技术研究所

Inventor： 赵二虎 ,  徐勇军 ,  吴济文 ,  安竹林 ,  李超

IPC: H05K1/18 ,  H05K1/11 ,  G06F30/394

Abstract: 本发明提出一种电路布线方法，包括：于PCB基板的第一面规则设置多个元件颗粒，并于该PCB基板的第二面对应设置该元件颗粒，使该第二面的元件颗粒与该第一面的元件颗粒互为镜像；于该PCB基板设置端接电阻，以及与处理器连接的处理器端；于该PCB基板设置主线和分支线，通过该主线将该处理器端与该端接电阻电性连接，通过该分支线将所有该元件颗粒分别依次电性连接至该主线；于该PCB基板设置数据线，通过该数据线将该处理器端与该元件颗粒电性连接。本发明还提出一种采用该电路布线方法进行电路布线的DDR4内存，以及一种包括该DDR4内存的电子设备。