显示装置及其制备方法
    21.
    发明公开

    公开(公告)号:CN114694590A

    公开(公告)日:2022-07-01

    申请号:CN202210507350.1

    申请日:2019-08-23

    摘要: 一种显示装置及其制备方法。该显示装置,包括衬底基板以及形成在衬底基板上的至少一个像素电路;像素电路包括驱动晶体管、第一晶体管以及第二晶体管;驱动晶体管包括控制极、第一极和第二极,且被配置为,根据驱动晶体管的控制极的电压,控制流经驱动晶体管的第一极和驱动晶体管的第二极的用于驱动发光元件发光的驱动电流;第一晶体管包括第一有源区,第二晶体管包括第二有源区,驱动晶体管包括第四有源区,第一有源区以及第二有源区中的至少一个的掺杂浓度大于第四有源区的掺杂浓度。该显示装置可以提高驱动发光元件进行发光的均匀性。

    显示基板及显示装置
    22.
    发明公开

    公开(公告)号:CN114026629A

    公开(公告)日:2022-02-08

    申请号:CN202080000305.6

    申请日:2020-03-19

    发明人: 李大超

    摘要: 一种显示基板及显示装置。该显示基板包括衬底基板、位于该衬底基板上的像素行和第一扫描线、第二扫描线。该像素行包括位于该衬底基板上并沿第一方向排布的多个子像素;该第一扫描线和第二扫描线沿第一方向延伸,每个子像素包括像素电路,该像素电路包括数据写入子电路、存储子电路、驱动子电路。该第一扫描线和第二扫描线分别与该数据写入电路电连接以提供该控制信号;该第一扫描线和该第二扫描线的电阻相同,且在该衬底基板上的正投影的面积相同。该显示基板具有较好的抗干扰性能。

    显示装置及其制备方法
    23.
    发明授权

    公开(公告)号:CN112703604B

    公开(公告)日:2024-06-18

    申请号:CN201980001450.3

    申请日:2019-08-23

    摘要: 一种显示装置及其制备方法。该显示装置包括衬底基板以及形成在所述衬底基板上的至少一个像素电路。像素电路包括驱动晶体管、第一晶体管以及第二晶体管;驱动晶体管包括控制极、第一极和第二极,且被配置为,根据驱动晶体管的控制极的电压,控制流经驱动晶体管的第一极和驱动晶体管的第二极的用于驱动发光元件发光的驱动电流;沿第一晶体管的第一极至第一晶体管的第二极的方向为第一方向,沿第二晶体管的第一极至第二晶体管的第二极的方向为第二方向,沿驱动晶体管的第一极至驱动晶体管的第二极的方向为第四方向,第一方向和第二方向中的至少一个和第四方向相交。该显示装置可以减小占用的布局面积,从而更易于实现高PPI。

    显示基板及显示装置
    24.
    发明授权

    公开(公告)号:CN114464137B

    公开(公告)日:2023-10-03

    申请号:CN202210146119.4

    申请日:2020-03-19

    发明人: 李大超

    IPC分类号: G09G3/3225

    摘要: 一种显示基板及显示装置。该显示基板包括子像素,子像素包括像素电路,像素电路包括数据写入子电路、存储子电路、驱动子电路,该显示基板还包括第一连接电极,该存储子电路包括存储电容,该第一连接电极与存储电容的一个电容电极同层绝缘设置,并将该存储电容的另一个电容电极与该数据写入子电路电连接。该显示基板有助于优化工艺。

    显示基板及显示装置
    25.
    发明公开

    公开(公告)号:CN114464137A

    公开(公告)日:2022-05-10

    申请号:CN202210146119.4

    申请日:2020-03-19

    发明人: 李大超

    IPC分类号: G09G3/3225

    摘要: 一种显示基板及显示装置。该显示基板包括子像素,子像素包括像素电路,像素电路包括数据写入子电路、存储子电路、驱动子电路,该显示基板还包括第一连接电极,该存储子电路包括存储电容,该第一连接电极与存储电容的一个电容电极同层绝缘设置,并将该存储电容的另一个电容电极与该数据写入子电路电连接。该显示基板有助于优化工艺。

    显示装置及其制备方法
    26.
    发明公开

    公开(公告)号:CN114864647A

    公开(公告)日:2022-08-05

    申请号:CN202210506912.0

    申请日:2019-08-23

    摘要: 一种显示装置及其制备方法。该显示装置包括衬底基板以及形成在衬底基板上的至少一个像素电路。像素电路包括驱动晶体管、第一晶体管以及第二晶体管;衬底基板包括可掺杂的半导体主体以及位于半导体主体之上的第一导电层以及第二导电层;第一晶体管包括与第一晶体管的第一极接触的第一掺杂区,与第一晶体管的第二极接触的第二掺杂区,第一晶体管的第一掺杂区与第一晶体管的第二掺杂区彼此间隔开、掺杂类型相同且都位于半导体主体中;第一晶体管还包括与第一掺杂区接触的漂移掺杂区,第一晶体管的漂移掺杂区与第一晶体管的第二掺杂区彼此间隔开、掺杂类型相同且都位于半导体主体中。该显示装置可以降低或避免被高电压击穿的风险。

    显示基板及其制作方法、显示装置

    公开(公告)号:CN114335128A

    公开(公告)日:2022-04-12

    申请号:CN202210005132.8

    申请日:2022-01-05

    IPC分类号: H01L27/32

    摘要: 本发明提供了一种显示基板及其制作方法、显示装置,属于显示技术领域。其中,显示基板,包括:晶圆基底和位于所述晶圆基底上的多个发光单元,每一所述发光单元包括阳极、阴极和位于所述阳极和所述阴极之间的发光层,所述晶圆基底包括晶体管开关,所述晶体管开关包括衬底、控制极、第一极和第二极;多个存储电容结构,所述存储电容结构的第一端与所述第一极一一对应连接,所述存储电容结构的第二端与所述阳极一一对应连接,所述存储电容结构包括并联的至少两个存储电容。本发明的技术方案能够增大显示基板的存储电容。

    显示装置及其制备方法
    28.
    发明公开

    公开(公告)号:CN112740421A

    公开(公告)日:2021-04-30

    申请号:CN201980001449.0

    申请日:2019-08-23

    IPC分类号: H01L29/786 H01L27/12

    摘要: 一种显示装置(100)及其制备方法。该显示装置(100)包括衬底基板(600)以及形成在衬底基板(600)上的至少一个像素电路。像素电路包括驱动晶体管(140)、第一晶体管(110)以及第二晶体管(120);衬底基板(600)包括可掺杂的半导体主体(330)以及位于半导体主体(330)之上的第一导电层(310)以及第二导电层(320);第一晶体管(110)包括与第一晶体管(110)的第一极(DE1)接触的第一掺杂区(DR1),与第一晶体管(110)的第二极(SE1)接触的第二掺杂区(SR1),第一晶体管(110)的第一掺杂区(DR1)与第一晶体管(110)的第二掺杂区(SR1)彼此间隔开、掺杂类型相同且都位于半导体主体(330)中;第一晶体管(110)还包括与第一掺杂区(DR1)接触的漂移掺杂区(DF1),第一晶体管(110)的漂移掺杂区(DF1)与第一晶体管(110)的第二掺杂区(SR1)彼此间隔开、掺杂类型相同且都位于半导体主体(330)中。该显示装置(100)可以降低或避免被高电压击穿的风险。

    显示装置及其制备方法
    29.
    发明公开

    公开(公告)号:CN112703604A

    公开(公告)日:2021-04-23

    申请号:CN201980001450.3

    申请日:2019-08-23

    IPC分类号: H01L27/32

    摘要: 一种显示装置及其制备方法。该显示装置包括衬底基板以及形成在所述衬底基板上的至少一个像素电路。像素电路包括驱动晶体管、第一晶体管以及第二晶体管;驱动晶体管包括控制极、第一极和第二极,且被配置为,根据驱动晶体管的控制极的电压,控制流经驱动晶体管的第一极和驱动晶体管的第二极的用于驱动发光元件发光的驱动电流;沿第一晶体管的第一极至第一晶体管的第二极的方向为第一方向,沿第二晶体管的第一极至第二晶体管的第二极的方向为第二方向,沿驱动晶体管的第一极至驱动晶体管的第二极的方向为第四方向,第一方向和第二方向中的至少一个和第四方向相交。该显示装置可以减小占用的布局面积,从而更易于实现高PPI。

    显示基板及其制备方法、显示装置

    公开(公告)号:CN117796176A

    公开(公告)日:2024-03-29

    申请号:CN202280002467.2

    申请日:2022-07-29

    摘要: 一种显示基板及其制备方法、显示装置。显示基板包括多个子像素,子像素包括第一区(q1)、间隙区(q3)和第二区(q2);子像素包括第一晶体管(T1)、第二晶体管(T2)和第三晶体管(T3),第一晶体管(T1)包括第一有源层(1)和第一栅电极(11),第二晶体管(T2)包括第二有源层(2)和第二栅电极(12),第三晶体管(T2)包括第三有源层(3)和第三栅电极(13);第一有源层(1)设置在第一区(q1),第二有源层(2)和第三有源层(T3)设置在第二区(q2),第一栅电极(11)和第三栅电极(13)与扫描信号线连接的过孔、第二栅电极(12)与第一晶体管(T1)连接的过孔均设置在间隙区(q3)。