显示装置
    1.
    发明公开

    公开(公告)号:CN118922023A

    公开(公告)日:2024-11-08

    申请号:CN202410562028.8

    申请日:2024-05-08

    摘要: 一种显示装置包括:第一像素电路、第二像素电路和第三像素电路,第一像素电路、第二像素电路和第三像素电路中的每一者包括:第一晶体管,包括连接到第一电力线的第一电极、连接到发光元件的第二电极、以及连接到节点的控制电极;第二晶体管,包括连接到数据线的第一电极、连接到第一晶体管的第一电极的第二电极、以及连接到写入扫描线的控制电极;以及电容器,包括连接到恒定电压线的第一电极、以及连接到节点的第二电极。恒定电压线设置在第二像素电路与第三像素电路之间。显示装置的延伸电极连接到第二像素电路和第三像素电路中的每一者的电容器的第一电极,在第二像素电路与第三像素电路之间延伸,并且连接到恒定电压线。

    显示基板及显示装置
    6.
    发明公开

    公开(公告)号:CN118900591A

    公开(公告)日:2024-11-05

    申请号:CN202410978735.5

    申请日:2024-07-19

    IPC分类号: H10K59/122 H10K59/121

    摘要: 一种显示基板及显示装置。显示基板包括衬底基板、至少一个第一发光器件、至少一个第二发光器件以及至少一个第三发光器件;第一发光器件包括第一发光层,第二发光器件包括第二发光层,第三发光器件包括第三发光层;像素定义层包括至少一个第一开口区域、至少一个第二开口区域以及至少一个第三开口区域,像素定义层包括至少一个第一分隔部,第一分隔部位于相邻的第一开口区域和第二开口区域之间;第一分隔部包括第一顶面、第一底面以及第一侧面,第一发光层在衬底基板所在平面的正投影的部分、第二发光层在衬底基板所在平面的正投影的部分以及第一顶面在衬底基板所在平面的正投影重叠,可解决现有显示基板存在的局部发光不匀的问题。

    显示面板及其制备方法和显示装置

    公开(公告)号:CN115000332B

    公开(公告)日:2024-11-05

    申请号:CN202210771124.4

    申请日:2022-06-30

    发明人: 武凡靖 胡靖源

    摘要: 本申请提供一种显示面板及其制备方法和显示装置,将阳极和绑定焊盘均设置为具有耐酸性的致密化层,能避免阳极或绑定焊盘氧化或硫化而发生失效的问题,以提高绑定焊盘的结构稳定性。此外,阳极和绑定焊盘可由相同材料制成,即可由相同材料通过同一工序制成,从而可无需在制成阳极后再另外制备绑定焊盘。因此,相较于现有技术的显示面板额外多一道制造工序使用钼或是钼合金制作绑定焊盘,本发明能够减少所述显示面板的制造工序和所需制造材料,大幅度地降低所述显示面板的制造时间以及制造成本。

    显示装置及制造该显示装置的方法

    公开(公告)号:CN112216727B

    公开(公告)日:2024-11-05

    申请号:CN202010644893.9

    申请日:2020-07-07

    摘要: 提供了一种显示装置及制造该显示装置的方法。所述显示装置包括:基体基底,具有包括第一区域和第二区域的显示区域以及非显示区域;第一半导体层,包括多晶硅并在第二区域处;第一导电层,位于第一绝缘层上,并且包括在第一区域处的底栅电极和在第二区域处的第二‑第一栅电极;第二半导体层,包括氧化物并在第一区域处位于第二绝缘层上;第二导电层,位于第三绝缘层上,并且包括在第一区域处的顶栅电极和在第二区域处的第二‑第二栅电极;以及第三导电层,位于第四绝缘层上,并且包括连接到第二半导体层的第一源电极和第一漏电极以及连接到第一半导体层的第二源电极和第二漏电极。

    显示装置的制造方法及显示装置
    9.
    发明公开

    公开(公告)号:CN118890930A

    公开(公告)日:2024-11-01

    申请号:CN202410528627.8

    申请日:2024-04-29

    发明人: 田畠弘志

    摘要: 本发明涉及显示装置的制造方法及显示装置。课题在于抑制可靠性降低。一实施方式涉及的显示装置的制造方法中,在显示区域形成包括构成第1子像素的第1下电极的多个下电极,形成具有包括与第1下电极重叠的第1像素开口的多个像素开口的肋,在显示区域形成隔壁,该隔壁包括配置于肋之上的下部、和具有从下部的侧面突出的端部的上部,形成第1层叠膜,该第1层叠膜包括穿过多个像素开口而与多个下电极接触的第1有机层、和覆盖第1有机层的第1上电极,形成覆盖第1层叠膜的第1密封层,对在第2方向上排列的多个第1子像素的各自独立地形成抗蚀剂,将抗蚀剂作为掩模,除去第1密封层及第1层叠膜。

    阵列基板及其制备方法以及显示面板

    公开(公告)号:CN118695682B

    公开(公告)日:2024-11-01

    申请号:CN202411178911.3

    申请日:2024-08-27

    摘要: 本申请实施例公开了一种阵列基板及其制备方法以及显示面板,阵列基板包括薄膜晶体管,薄膜晶体管包括有源层、栅极绝缘层、栅极、源极和漏极,有源层包括沟道、第一接触部和第二接触部,沟道包括主体部和边缘部,栅极绝缘层至少覆盖沟道远离所述基板的一侧,栅极设置于栅极绝缘层远离基板的一侧,源极连接于第一接触部,漏极连接于第二接触部;边缘部具有小于90度的坡度角;其中,边缘部的缺陷态密度大于主体部的缺陷态密度。本申请实施例采用边缘部的缺陷态密度大于主体部的缺陷态密度的设置,由于边缘部的缺陷态密度较大,使得在相同的栅极电压下,边缘部更难以开启,边缘薄膜晶体管受到抑制,从而达到改善薄膜晶体管驼峰效应的效果。