-
公开(公告)号：CN101042590A
公开(公告)日：2007-09-26
申请号：CN200710039655.X
申请日：2007-04-19
申请人： 复旦大学
IPC分类号： G05F3/16
摘要： 本发明属于集成电路技术领域，具体为一种针对模拟电路应用的低温度系数、低噪声的新型带隙基准参考源。电误差放大器、PMOS控制管、PMOS输出管、控制电阻、输出电阻和带隙电流产生电路组成。该带隙基准参考源可以产生稳定的电压和电流，并且它的核心控制部分只采用一个PMOS管，而不是传统的两个PMOS管，因而避免了控制管的失配而造成的误差，同时与传统结构相比，在输出管与控制管1∶1镜像的情况下，产生同样的参考电压可以采用一半阻值的输出电阻，因而降低了输出端的电阻热噪声。另外，由于是零温度系数电流而非电压用于产生参考值，因此该带隙基准源能够在低电压下工作。仿真结果表明该带隙基准源能产生低温度系数的参考电压和参考电流。
-
公开(公告)号：CN1216327C
公开(公告)日：2005-08-24
申请号：CN03116913.9
申请日：2003-05-15
申请人： 复旦大学
摘要： 本发明为一种采用新体系结构的32位嵌入式微处理器，能够处理本地RISC指令和Java卡虚拟机两套指令集。它由取指单元、指令cache、指令译码电路、指令折叠电路、通用寄存器组、数据运算单元、内存单元、前推电路、异常处理单元等部分构成。其中，指令cache和指令折叠电路仅在执行Java卡虚拟机指令时有效，与此同时，通用寄存器组映射为堆栈cache。本发明中的微处理器可以同时支持两套指令集，并且之间能够方便的进行无缝切换，而电路面积与传统不支持Java卡虚拟机的处理器相比，增加不到20%。
-
公开(公告)号：CN1605993A
公开(公告)日：2005-04-13
申请号：CN200410067586.X
申请日：2004-10-28
申请人： 复旦大学
CPC分类号： Y02D10/13
摘要： 本发明属于集成电路技术领域，具体为一种采用两级内容寻址寄存器(CAM)比较的低功耗快表(TLB)。主要由64路CAM阵列(64×29比特的CAM单元)和64路SRAM阵列(64×22比特的SRAM单元)以及最后的输出灵敏放大器组成。其中采用改进的CAM单元以省去预充电时的位线转换功耗；用NMOS管充电、PMOS放电来降低CAM单元Match线上的电压摆幅；采用两级CAM串连比较，以大幅减少每次比较的CAM单元数。本发明的两级CAM比较的TLB与传统TLB相比，功耗大大地降低。
-
公开(公告)号：CN1477879A
公开(公告)日：2004-02-25
申请号：CN03129690.4
申请日：2003-07-03
申请人： 复旦大学
摘要： 本发明为一种适用于JPEG2000标准的高速低功耗MQ编码器。本发明在保证与JPEG2000标准压缩结果完全一致的前提下，对MQ编码算法中的“间隔计算”、“区间重整”和“字节输出”部分提出了改进，并采用三级流水的并行电路结构设计MQ编码器。本发明在处理速度、芯片面积和功耗等方面均有较大的改进，可以满足许多高端移动多媒体设备的需要。
-
公开(公告)号：CN103488459B
公开(公告)日：2017-01-25
申请号：CN201310420101.X
申请日：2013-09-13
申请人： 复旦大学
IPC分类号： G06F7/544
摘要： 本发明属于数字信号处理和集成电路设计技术领域，具体涉及一种基于改进的高基CORDIC算法的复数乘法运算单元。本发明提出的改进的高基CORDIC算法，在已有算法的基础上，进一步增加CORDIC运算每一级的迭代角度的选择范围，在保证精度的同时，减少了所需的迭代次数，从而提高运算速度；采用余弦函数的泰勒级数展开近似的方法，简化高基CORDIC算法中模校正因子的乘法操作，使得整个运算过程只存在一个常数模校正因子，减小了硬件复杂度。在复数乘法的一个乘数是可以事先确定的应用场合，可以完全避免通用复数乘法器的使用，在乘法运算单元的硬件面积和所需要的ROM大小上都具有优势，同时计算精度没有损失。
-
公开(公告)号：CN101997490B
公开(公告)日：2013-08-21
申请号：CN200910194628.9
申请日：2009-08-26
申请人： 复旦大学
摘要： 本发明属集成电路技术领域，涉及一种采用数字校准技术的恒定增益时间放大器。由8个开关、1个传统开环应用的时间放大器、1个开关信号产生电路、1个校准用的激励信号产生电路、1个工作状态检测电路、1个控制信号产生电路组成。本发明用输入信号的空闲期进行校准，由开关切换放大和校准两个状态的输入输出通路。开关信号产生电路根据输入信号和校准情况产生控制这些开关的控制信号。激励信号产生电路产生校准用的时间差，所述时间放大器分别在正常放大状态对输入信号放大、在校准状态对校准用的时间差放大。工作状态检测电路在校准状态比较该时间放大器的放大倍数与目标值的大小并传递给控制信号产生电路，产生控制时间放大器输出电容的控制信号，从而稳定时间放大器的放大倍数，保证时间放大器在工艺、电源电压、温度的变化下实时维持恒定的增益。
-
公开(公告)号：CN101256217B
公开(公告)日：2011-11-02
申请号：CN200810036163.X
申请日：2008-04-17
申请人： 复旦大学
IPC分类号： G01R31/3187 , G06F17/50
摘要： 本发明属于集成电路设计技术领域，具体为一种高监控覆盖率的片上系统调试平台。该调试平台的硬件构架包括调试核心、时钟控制模块，断点控制模块和微处理器等，其中调试核心由测试交互端口状态、寄存器组和输出选择组成。微处理器由微处理核心和串行长扫描链组成。对于寄存器监控调试，采用长扫描链的方法，优化并兼顾了面积、周期耗费和测试率等关键性能；对于调试命令切换，构造了保护映像寄存器(PMREG)，在耗费面积小的前提下保证了系统稳定性。本发明具有高监控覆盖率、高稳定性、短响应时间等特点，广泛适用于多种微处理器系统和微控制器系统的调试与监控。
-
公开(公告)号：CN101136070B
公开(公告)日：2011-11-02
申请号：CN200710047190.2
申请日：2007-10-18
申请人： 复旦大学
摘要： 本发明属于集成电路设计技术领域，具体为一种基于可重构架构的多协议RFID读写器基带处理器。可重构的基带处理器由一个可重构核和一个充当指令发生器的控制器构成。可重构核根据控制器产生的指令中包含的配置信息实现各种数据通路的配置从而实现加法、减法、乘法等基本算术运算和按位与、或、异或等基本逻辑运算。它包括多个运算模块和互联单元，其中运算模块完成算术和逻辑运算，互联单元用于模块间配置通路的建立以及从寄存器堆中无规律的数据选择。由于基带操作可分解为多步基本运算来完成，因此可重构核在控制器发出的指令的控制下逐步完成当前基带算法所需的基本运算。
-
公开(公告)号：CN101923459A
公开(公告)日：2010-12-22
申请号：CN200910053269.5
申请日：2009-06-17
申请人： 复旦大学
摘要： 本发明属于集成电路设计领域，所提供的应用于数字信号处理的可重构乘加算数运算单元，通过外部提供的不同重构信息，能够灵活实现数字信号处理中广泛使用的各种乘加运算如有限脉冲响应滤波器(FIR)、快速傅立叶变换(FFT)等，其他相类似的基于乘加的运算均可映射到可重构乘加算数运算单元上，包括相关操作、卷积运算等，且在映射时考虑了数据移动或中间结果共享的特点，简化了数据移动方式，减少了数据运算单元需求数量。
-
-
-
-
-
-
-
-
搜索结果
77 条记录 (耗时 0.046 秒)
