-
公开(公告)号：CN101216875A
公开(公告)日：2008-07-09
申请号：CN200810032490.8
申请日：2008-01-10
Applicant: 复旦大学
IPC: G06K7/00
Abstract: 本发明公开了一种基于图染色算法的射频识别(RFID)多读写器防冲突方法，通过执行图染色算法为每个RFID读写器分配合适的频率(信道)和时间(时隙)，使得存在频率冲突的读写器之间，使用不同信道工作，以避免频率冲突；同时，使得存在标签冲突的读写器之间在不同的时隙阅读标签，以避免标签冲突。本发明通过结合频分和时分的基于图染色法的多读写器防冲突方法，可以在使用较少的信道和时隙资源的情况下有效地避免多读写器之间的冲突(包括标签冲突和频率冲突)，使得读写器的平均识别速度得到提高。
-
公开(公告)号：CN101197560A
公开(公告)日：2008-06-11
申请号：CN200710173303.3
申请日：2007-12-27
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为采用有源电感的中频LC并联谐振回路。它主要由可调有源电感及密勒等效电容组成。其中，有源电感为回环接法的两级放大器，密勒等效电容为电容器跨接于放大器输入输出两端形成。有源电感和密勒等效电容值均受控制值控制，而有源电感还可以通过调整其尾电流控制其值。本发明所提出的谐振回路调谐方便迅速，节约芯片面积。
-
公开(公告)号：CN101183422A
公开(公告)日：2008-05-21
申请号：CN200710172614.8
申请日：2007-12-20
Applicant: 复旦大学
IPC: G06K7/00
Abstract: 本发明属于射频识别技术领域，具体为一种结合Bit－Slot和ID－Slot的随机型防碰撞算法。首先，标签随机选择一个slot反馈1位确认指令，所有标签的返回信息组成一串长度为L的bit串，读写器在消除空时隙后发送L－c0个QueryRep指令，标签在与时隙计数器相对应的时隙里反馈自己的ID码，读写器根据收到的ID码判断是否产生碰撞；读写器识别标签并统计碰撞时隙个数、成功时隙个数；如果标签没有被识别完毕，读写器再开启下一帧继续识别标签，直到所有标签被识别完毕。本发明采用Bit－slot的方法降低空时隙的时间开销，同时使用较短的QueryRep指令代替Bit－Slot中较长的“独1码”确认指令，可以有效地提高多标签识别速度。
-
公开(公告)号：CN101174821A
公开(公告)日：2008-05-07
申请号：CN200710046511.7
申请日：2007-09-27
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种与温度及电源电压无关的可调有源电感。它主要由有源电感及其控制电路组成。其中，有源电感使用两级回环接法的放大器作为有源电感的等效电感，控制电路由两级运放及反馈控回路组成。控制电路通过比较及反馈产生控制电压，用来偏置有源电感电路，使其跨导稳定只跟外部控制电压有关，而与电源电压及温度无关。本发明所提出的有源电感等效电感值只受外部输入控制电压控制，而且与其成线性关系。
-
公开(公告)号：CN101136070A
公开(公告)日：2008-03-05
申请号：CN200710047190.2
申请日：2007-10-18
Applicant: 复旦大学
Abstract: 本发明属于集成电路设计技术领域，具体为一种基于可重构架构的多协议RFID读写器基带处理器。可重构的基带处理器由一个可重构核和一个充当指令发生器的控制器构成。可重构核根据控制器产生的指令中包含的配置信息实现各种数据通路的配置从而实现加法、减法、乘法等基本算术运算和按位与、或、异或等基本逻辑运算。它包括多个运算模块和互联单元，其中运算模块完成算术和逻辑运算，互联单元用于模块间配置通路的建立以及从寄存器堆中无规律的数据选择。由于基带操作可分解为多步基本运算来完成，因此可重构核在控制器发出的指令的控制下逐步完成当前基带算法所需的基本运算。
-
Patent Agency Ranking
公开(公告)号：CN100367041C
公开(公告)日：2008-02-06
申请号：CN200510027379.6
申请日：2005-06-30
Applicant: 复旦大学
IPC: G01R31/00 , G01R31/317 , G06F11/22
Abstract: 本发明属集成电路计算机辅助测试技术领域，具体为一种在系统级芯片测试过程中避免出现热点和均匀分布测试热量的方法。该方法包括建立SOC测试升温表、构造测试兼容图、提取并行测试集合和进行测试规划等步骤，测试规划包括对并行测试集合的Bin-Packing初始构造并结合全局优化，最大限度缩短测试时间。本发明方法可有效避免出现热点，并确保使测试热量分布均匀。
-
公开(公告)号：CN101026540A
公开(公告)日：2007-08-29
申请号：CN200610148162.5
申请日：2006-12-28
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域，具体公开了一种智能多缓冲区管理的集中调度控制器和动态调度方法。本发明通过多缓冲区设置共享存储单元，以及缓冲区使用时动态分配和使用后实时回收的方法，极大地提高了缓冲区的性能。多个缓冲区在硬件上由一块共享的存储单元实现，由访问仲裁器和缓冲区分配表统一进行管理，用以提供给缓冲区访问单元高性能的多缓冲区服务。当被请求访问缓冲区时，访问仲裁器首先根据分配表判断是否可以分配空间给被请求的缓冲区，如果请求被允许，则访问被授权，同时缓冲区分配表做相应的更新。当某个缓冲区中的数据被使用完后，对应的缓冲区被回收，用以提供空间给其它被请求的缓冲区。本发明有效地提高了整个存储单元的利用率，也提高了单个缓冲区服务的实时性和缓冲区的吞吐量。
-
公开(公告)号：CN1288567C
公开(公告)日：2006-12-06
申请号：CN200410067586.X
申请日：2004-10-28
Applicant: 复旦大学
CPC classification number: Y02D10/13
Abstract: 本发明属于集成电路技术领域，具体为一种采用两级内容寻址寄存器(CAM)比较的低功耗快表(TLB)。主要由64路CAM阵列(64×29比特的CAM单元)和64路SRAM阵列(64×22比特的SRAM单元)以及最后的输出灵敏放大器组成。其中采用改进的CAM单元以省去预充电时的位线转换功耗；用NMOS管充电、PMOS放电来降低CAM单元Match线上的电压摆幅；采用两级CAM串连比较，以大幅减少每次比较的CAM单元数。本发明的两级CAM比较的TLB与传统TLB相比，功耗大大的降低。
-
公开(公告)号：CN104539294A
公开(公告)日：2015-04-22
申请号：CN201410838558.7
申请日：2014-12-26
Applicant: 复旦大学
Abstract: 本发明属于专用指令集处理器技术领域，具体为一种用于Turbo码和LDPC码译码器的地址生成器。该地址生成器能够为多种无线通信标准中的Turbo码和LDPC码生成地址，包括LTE/UMTS/WiMAX/WIFI等。该地址生成器采用混合式结构，主要包括指令存储器、取指令模块、预译码模块、多模式地址计算数据通路和数据存储器等部分；其中，多模式地址计算数据通路可以根据配置信息形成不同的流水线结构，根据指令执行地址计算。本发明相比于一般的地址生成器覆盖的标准范围更广，能够为Turbo码和LDPC码生成地址。
-
公开(公告)号：CN103488459A
公开(公告)日：2014-01-01
申请号：CN201310420101.X
申请日：2013-09-13
Applicant: 复旦大学
IPC: G06F7/544
Abstract: 本发明属于数字信号处理和集成电路设计技术领域，具体涉及一种基于改进的高基CORDIC算法的复数乘法运算单元。本发明提出的改进的高基CORDIC算法，在已有算法的基础上，进一步增加CORDIC运算每一级的迭代角度的选择范围，在保证精度的同时，减少了所需的迭代次数，从而提高运算速度；采用余弦函数的泰勒级数展开近似的方法，简化高基CORDIC算法中模校正因子的乘法操作，使得整个运算过程只存在一个常数模校正因子，减小了硬件复杂度。在复数乘法的一个乘数是可以事先确定的应用场合，可以完全避免通用复数乘法器的使用，在乘法运算单元的硬件面积和所需要的ROM大小上都具有优势，同时计算精度没有损失。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.02 seconds)
