-
公开(公告)号：CN113504943B
公开(公告)日：2021-12-14
申请号：CN202111029777.7
申请日：2021-09-03
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F9/38
Abstract: 本发明公开了用于降低资源使用的混合分支预测装置实现方法及系统，该方法包括：配置全局分支预测器和本地分支预测器均可访问的通用模式历史表，通用模式历史表存储有标志位和预测值；获取待预测输入指令，将待预测输入指令的PC值输入至全局分支预测器和本地分支预测器；全局分支预测器根据通用模式历史表存储的标志位和预测值生成全局分支预测器预测真值，本地分支预测器根据通用模式历史表存储的标志位和预测值生成本地分支预测器的预测真值；根据全局分支预测器的预测真值和本地分支预测器的预测真值确定最终预测值输出。由此，能够通过采用通用的模式历史表，减少模式历史表的使用，从而减少分支预测装置的占用资源，进而降低芯片的面积。
-
公开(公告)号：CN113741567A
公开(公告)日：2021-12-03
申请号：CN202111310588.7
申请日：2021-11-08
Applicant: 广东省新一代通信与网络创新研究院
IPC: G05D13/62
Abstract: 本申请公开了一种矢量加速器及其控制方法、装置，矢量加速器包括矢量超前运行单元和矢量执行单元，所述矢量超前运行单元预取所述矢量执行单元进行矢量运算的矢量数据，所述矢量加速器的控制方法包括：在矢量运算的过程中，从矢量超前运行单元获取目标矢量数据；将所述目标矢量数据发送至矢量执行单元，以供所述矢量执行单元接收到所述目标矢量数据后执行矢量运算。解决了矢量加速器进行矢量运算时的耦合度较高的技术问题，提高了矢量加速器进行矢量运算的速度。
-
公开(公告)号：CN113254079B
公开(公告)日：2021-10-01
申请号：CN202110716307.1
申请日：2021-06-28
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F9/30
Abstract: 本发明公开了一种用于实现自增指令的方法，包括：利用写入自增指令的逻辑寄存器映射关联的物理寄存器作为自增指令的基地址寄存器；构建自增指令基地址寄存器的专用忙表，至少包括所有物理寄存器和所有物理寄存器对应的工作状态信息，所有物理寄存器添加有ID属性；根据接收的自增指令查询自增指令基地址寄存器的专用忙表，更改物理寄存器对应的工作状态信息；通过更改后的自增指令基地址寄存器的专用忙表和预置的非自增指令寄存器的忙表确定自增指令的基地址寄存器的最终工作状态信息；根据自增指令的基地址寄存器的最终工作状态信息判断是否唤醒自增指令的发射状态；通过发射槽接收自增指令的发射状态，并依次发射。由此提高了程序的执行性能。
-
公开(公告)号：CN113032723A
公开(公告)日：2021-06-25
申请号：CN202110568171.4
申请日：2021-05-25
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本发明公开了一种矩阵乘法器的实现方法，方法包括：配置第一乘法运算模块、第二乘法运算模块、保留进位加法运算模块和超前进位加法运算模块；将待运算的多个乘数根据矩阵乘法运算的需求分割成满足第一乘法运算模块和第二乘法运算模块所需的小矩阵；通过小矩阵进行矩阵的乘法运算生成多个部分积；通过保留进位加法运算模块对多个部分积根据不同的权重进行压缩至两个部分积；通过超前进位加法运算模块对两个部分积进行运算生成用于组成矩阵乘法结果的元素。根据本发明公开的方法能够减少矩阵运算所需的时钟周期，提高了计算模块的利用效率，减少了运算资源的浪费。
-
公开(公告)号：CN111736900A
公开(公告)日：2020-10-02
申请号：CN202010822426.0
申请日：2020-08-17
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本申请公开了一种并行双通道的cache设计方法和装置，在流水阶段一时，获取双通道新入队的两个新指令的地址，并对新指令的地址与双通道入队之前的老指令的所有地址进行地址冲突检测，并根据冲突指令的不同，执行不同的操作；在流水阶段二时，比较新指令的tag区域与L1 cache的tag区域，得到新指令的命中或失靶信息；在流水阶段三时，根据新指令是否已操作完毕、是否命中L1 cache，进行相应的操作，从而解决了现有的单通道cache设计中读或写指令共用一个存储通道，限制了存储指令的并行执行，使得处理器乱序执行的效率较低的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN110381054A
公开(公告)日：2019-10-25
申请号：CN201910642702.2
申请日：2019-07-16
Applicant: 广东省新一代通信与网络创新研究院
Inventor： 陈钦树
IPC: H04L29/06
Abstract: 本发明公开了一种报文解析方法、装置、设备及计算机可读存储介质，所述方法包括：当接收到待解析报文后，按照预设的初始偏移地址提取待匹配关键字段；根据预设的初始状态值和待匹配关键字段在预设数据库中进行匹配，得到下一状态值、下一偏移地址和操作指令；根据下一偏移地址提取新的待匹配关键字段，并根据下一状态值和新的待匹配关键字段在预设数据库中进行匹配，循环直到匹配到的下一状态值为预设的结束状态值；根据每次循环匹配到的操作指令提取目标数据字段作为解析结果进行存储。本发明实现了网络交换设备可以解析多种格式的报文，并可以适应新业务新增字段或新协议的发展需求，也提高了报文解析的效率，从而能够处理大容量数据报文。
-
公开(公告)号：CN112230995B
公开(公告)日：2024-04-09
申请号：CN202011093577.3
申请日：2020-10-13
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F9/38
Abstract: 本申请公开了一种指令的生成方法、装置以及电子设备，所述方法应用于编译器，所述编译器与DSP处理系统连接，该方法包括：在接收源代码时，从源代码中确定能向量化的循环体，并对循环体的指令作向量化处理生成SIMD指令；按照超长指令集架构将SIMD指令拼接成执行指令集；向DSP处理系统发送执行指令集，以使DSP处理系统对数据执行测试处理。本申请可以确定能进行并行处理的数据，对数据进行向量化处理并生成多个SIMD指令，将多个SIMD指令拼接成一个可并行处理的超长指令集架构，使得DSP处理系统可以在通过超长指令集架构同时接收多个SIMD指令，并行响应多个SIMD指令，从而可以提高数据处理效率。
-
公开(公告)号：CN114116016B
公开(公告)日：2022-04-22
申请号：CN202210096798.9
申请日：2022-01-27
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F9/38
Abstract: 本公开提供了基于处理器的指令预取方法及装置，该方法包括：将第一PC经过两级分支预测后，将预测结果保存在分支预测输出队列中；当探测到高速指令缓存缺失时；高速指令缓存向下一级缓存发出读请求，在下一级缓存响应之前，执行标签探测和提前译码。本公开提供的基于处理器的指令预取方法及装置，只预取确定在高速指令缓存中缺失的指令，避免无效预取造成的带宽和存储资源的浪费，在高速指令缓存缺失时，降低由于高速指令缓存缺失产生的负面影响；通过提前译码，获取分支信息，并与分支预测的预测结果进行比对，若预测结果有误可以提前进行重定向，避免分支预测前向覆盖带来的惩罚；同时可以充分地利用高速指令缓存缺失的时间探测更多PC。
-
公开(公告)号：CN114327644A
公开(公告)日：2022-04-12
申请号：CN202210254726.2
申请日：2022-03-16
Applicant: 广东省新一代通信与网络创新研究院
Abstract: 本发明公开了一种处理器预测访存相关性的实现方法，该方法包括：为处理器的流水线中每个物理寄存器条目定义两个用于判断相关性的标志位；在发射流水线的唤醒阶段，根据预置的判断条件判断物理寄存器条目的状态并生成状态信息；将状态信息下发至流水线中的其他工作单元。根据本发明公开的方法能够减少LSU指令在发生访存相关性失败时回滚操作的概率，从而提高处理器的流水线执行效率。
-
公开(公告)号：CN114116540B
公开(公告)日：2022-04-12
申请号：CN202210088637.5
申请日：2022-01-26
Applicant: 广东省新一代通信与网络创新研究院
IPC: G06F12/1009
Abstract: 本发明公开了一种用于提高处理器页表缓冲性能的方法，该方法包括：将虚拟地址划分成页表缓冲选择位和页表缓冲标签位；对所述页表缓冲选择位进行解码生成选择信息，根据所述选择信息使能关联的选择位运行；通过所述关联的选择位将页表缓冲标签位输出至比较器；使用比较器分别对所述页表缓冲标签位的VPN比较位和表项缓存中的VPN比较位进行运算确定最终的表项缓存；根据预置的命中线程判断所述最终的表项缓存是否命中；若所述最终的表项缓存命中，则生成物理页表实现虚拟地址到物理地址的转换。根据本发明的方法能够实现一种大容量的页表缓冲，从而提高页表缓冲的命中率。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.033 seconds)
