-
公开(公告)号：CN110717308A
公开(公告)日：2020-01-21
申请号：CN201910864145.9
申请日：2019-09-12
申请人： 无锡江南计算技术研究所
IPC分类号： G06F30/392
摘要： 本发明提供一种多层级高效率的存储系统可复用设计方法，涉及存储设计技术领域，该方法包括以下步骤：S1：根据ASIC电路访存需求统计，评估存储系统可复用的设计规模；S2：判断是否为芯片研发阶段，若是则将芯片存储部进行对称布局；反之执行S3；S3：判断是否为封装设计阶段，若是则将封装存储部进行对称布局；反之执行S4；S4：判断是否为系统设计阶段，若是则将系统存储部进行对称布局；反之执行S5；S5：通知设计者对ASIC电路进行手动象限布局。本发明一种多层级高效率的存储系统可复用设计方法通过芯片、封装和系统多层级的模块化可复用设计，从多个层级扩大可复用设计范围并统一加速总体设计进度，同时有利于减小未来对SI/PI后仿真分析的需求。
-
公开(公告)号：CN110705202A
公开(公告)日：2020-01-17
申请号：CN201910849366.9
申请日：2019-11-21
申请人： 无锡江南计算技术研究所
IPC分类号： G06F30/392
摘要： 本发明公开了一种面向封装和印制板的系统级电源完整性设计方法从DC电源压降与AC频域阻抗两个层次，设计封装电源地多孔连接，采用印制板厚铜箔电源地层对，采用封装级低电感滤波电容与印制板级中高容值滤波电容相结合的分级滤波电容配置方法。本发明提高了封装与印制板载流特性，降低了封装与印制板电源分配系统直流压降，本发明有效降低电源分配系统频域阻抗，同时能够减少印制板级低容值滤波电容数量，节约印制板板面布局布线空间。
-
公开(公告)号：CN110688819A
公开(公告)日：2020-01-14
申请号：CN201910865617.2
申请日：2019-09-12
申请人： 无锡江南计算技术研究所
IPC分类号： G06F30/392 , G06F115/12
摘要： 本发明公开了一种基于Allegro软件的同平面轴对称器件布局复用方法，包括以下步骤：S1、提取需要复用的器件相关布局信息；S2、根据需要镜像复用的目标器件，对S1中提取信息进行修改；S3、在设计文件中导入已修改完成的相关布局文件的布局信息，完成设计操作。本发明能快速实现具有对称拓扑结构的电子器件左右或者上下无差别的布局结构，本发明可实现带有多路存储控制器或其他具有类似对称拓扑结构的电子器件，以主器件为中心左右或者上下同平面轴对称镜像复用。
-
公开(公告)号：CN110688815A
公开(公告)日：2020-01-14
申请号：CN201910864994.4
申请日：2019-09-12
申请人： 无锡江南计算技术研究所
IPC分类号： G06F30/3308
摘要： 本发明提供一种基于访存码型的存储接口电路混合建模仿真方法，涉及仿真分析技术领域，该方法包括以下步骤：S1：建立包含数据组信号和地址组信号的访存信号通道模型；S2：分析并定义数据组信号和地址组信号之间的相位关系；S3：分别为数据组、地址组信号添加恰当的激励源；S4：对比分析获取导致Worst Case波形的关键因素；S5：通过正向设计解决关键影响因素，并重复执行步骤S1至S4。本发明一种基于访存码型的存储接口电路混合建模仿真方法有利于优化存储系统访存通道设计，有利于优选DDR接口电路参数组合，在设计初期能够有效规避设计风险，在运行阶段有利于实际存控故障定位。
-
公开(公告)号：CN110677990A
公开(公告)日：2020-01-10
申请号：CN201910846472.1
申请日：2019-09-09
申请人： 无锡江南计算技术研究所
摘要： 本发明公开了一种基于双面盲孔印制板工艺的新型存储结构，包括绝缘印制电路板、设于绝缘印制电路板一端面的FPGA，绝缘印制电路板包括依次设置的上盲板、芯板、下盲板，绝缘印制电路板靠近现场可编程逻辑门阵列FPGA的一端面均匀排列有若干个第一存储体单元，绝缘印制电路板另一端面均匀排列有与第一存储体单元相对应的第二存储体单元；上盲板与下盲板内分别设有第一布线层、第二布线层，第一存储体单元与第二存储体单元的各排线端分别与第一布线层、第二布线层的相应电连接节点固接；绝缘印制电路板在两端分别设置有贯穿整个绝缘印制电路板的第一通孔条，其中一组第一通孔条设于可编程逻辑门阵列FPGA下方。
-
公开(公告)号：CN110620965A
公开(公告)日：2019-12-27
申请号：CN201910867711.1
申请日：2019-09-14
申请人： 无锡江南计算技术研究所
IPC分类号： H04Q11/00
摘要： 本发明提供的一种576端口交换机的互连结构及设置方法，通过设置多个水平插件板，并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率，从而实现了交换机光纤端口数量的扩展；本发明通过在第一连接中板两端面设置与其内部正交连接器相通的第一通孔，进而通过第一通孔使水平插件板与垂直插件板的相应信号端相连，同时第一通孔的深度设置为刚好与第一连接中板的相应正交连接器信号针相连，从而避免了寄生电容的产生，维护了信号传输质量。
-
公开(公告)号：CN110674614B
公开(公告)日：2023-04-07
申请号：CN201910864147.8
申请日：2019-09-12
申请人： 无锡江南计算技术研究所
IPC分类号： G06F30/392
摘要： 本发明提供一种基于RX MASK中心点阵的信号眼图分析方法，涉及存储系统工程化技术领域，包括以下步骤：S1：获取存储数据信号仿真眼图；S2：自定义有效Rx MASK规格尺寸；S3：统计有效Rx MASK中心点阵；S4：基于MASK中心点阵对存储信号眼图进行分析评价；S5：获得最佳中心点以及摆幅裕量和时序裕量。本发明一种基于RX MASK中心点阵的信号眼图分析方法优选互连拓扑参数，优化访存信号通道，量化存储数据信号眼图质量评判标准，并确保存储系统有充分的设计裕量，还可以模拟训练机制的作业过程，根据摆幅和时序优先级权重配比，选择最恰当的中心点，计算对应的摆幅裕量、时序裕量。
-
公开(公告)号：CN113345859B
公开(公告)日：2022-11-25
申请号：CN202110447006.3
申请日：2021-04-25
申请人： 无锡江南计算技术研究所
IPC分类号： H01L23/488
摘要： 本发明提供一种混合pitch封装引脚设计的芯片，涉及印制电路板技术领域，包括：由N个边缘引脚和1个中心引脚组成的引脚单元；N个边缘引脚排列成N边形，中心引脚位于N边形的中心；N边形的边长根据芯片的封装引脚所允许的最小间距确定。本发明合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。
-
公开(公告)号：CN113133219B
公开(公告)日：2022-09-09
申请号：CN202110447071.6
申请日：2021-04-25
申请人： 无锡江南计算技术研究所
摘要： 本发明提供一种基于交错阵列封装DDR4信号分配方法、芯片，涉及计算机系统技术领域，方法包括以下步骤：S1：两个0.8mm*1.4mm阵列的封装管脚，交错排布至对方形状中心；S2：在每个封装管脚的焊盘上钻孔；S3：在钻孔处接线，接线包括电源线、信号线以及地线，形成电源管脚、信号管脚和地管脚，使得在同一行上的电源管脚和地管脚交错分布，且任一电源管脚与相邻的地管脚之间具有两个信号管脚；S4：在任意一个地管脚和与之相邻的电源管脚之间安装封装电容。本发明合理有效，无需突破现有印制板工艺极限，仍可以有效提高芯片封装管脚的密度，实现更多高速DDR4信号优化分配和滤波电容布局设计，从而提高系统性能，可靠性高。
-
公开(公告)号：CN113133219A
公开(公告)日：2021-07-16
申请号：CN202110447071.6
申请日：2021-04-25
申请人： 无锡江南计算技术研究所
摘要： 本发明提供一种基于交错阵列封装DDR4信号分配方法、芯片，涉及计算机系统技术领域，方法包括以下步骤：S1：两个0.8mm*1.4mm阵列的封装管脚，交错排布至对方形状中心；S2：在每个封装管脚的焊盘上钻孔；S3：在钻孔处接线，接线包括电源线、信号线以及地线，形成电源管脚、信号管脚和地管脚，使得在同一行上的电源管脚和地管脚交错分布，且任一电源管脚与相邻的地管脚之间具有两个信号管脚；S4：在任意一个地管脚和与之相邻的电源管脚之间安装封装电容。本发明合理有效，无需突破现有印制板工艺极限，仍可以有效提高芯片封装管脚的密度，实现更多高速DDR4信号优化分配和滤波电容布局设计，从而提高系统性能，可靠性高。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.04 秒)
