公开(公告)号：CN1949461A

公开(公告)日：2007-04-18

申请号：CN200610140367.9

申请日：2006-09-29

Applicant: 株式会社电装 ,  株式会社上睦可

Inventor： 柴田巧 ,  山内庄一 ,  山冈智则 ,  野上彰二

IPC: H01L21/205 ,  H01L21/336

Abstract: 用于制造半导体器件的方法包括步骤：在硅衬底(1)的主表面上形成沟槽(4)；在主表面上和沟槽(4)中形成第一外延膜(20)；以及在第一外延膜(20)上形成第二外延膜(21)。形成第一外延膜(20)的步骤具有第一外延膜(20)的第一生长速度的第一工艺条件。形成第二外延膜(21)的步骤具有第二外延膜(21)的第二生长速度的第二工艺条件。第二生长速度比第一生长速度大。

公开(公告)号：CN1945796A

公开(公告)日：2007-04-11

申请号：CN200610137580.4

申请日：2006-09-29

Applicant: 株式会社上睦可 ,  株式会社电装

Inventor： 野上彰二 ,  山冈智则 ,  山内庄一 ,  山口仁 ,  柴田巧

IPC: H01L21/205

CPC classification number: C30B25/165 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/0634

Abstract: 在具有外延膜的沟渠的开口处抑制封闭并由此改善沟渠中的填充形态。一种半导体衬底的制造方法包括在硅衬底13的表面上生长外延层11的步骤，在该外延层11中形成沟渠14的步骤，和用外延膜12填充沟渠14的内部的步骤，其中在用外延膜填充沟渠的内部中流通作为材料气体的通过将类卤基混合入硅源气体制造的混合气体，当类卤基气体的标准流速定义为Xslm和将通过流通硅源气体形成的外延膜的薄膜形成速度定义为Yμm/min时，在当沟渠的纵横比小于10的情况下，满足表达式Y＜0.2X+0.10，在沟渠的纵横比在10和小于20之间的情况下，满足表达式Y＜0.2X+0.05，在沟渠的纵横比是20或者更大的情况下，满足表达式Y＜0.2X。

公开(公告)号：CN1866538A

公开(公告)日：2006-11-22

申请号：CN200610081886.2

申请日：2006-05-17

Applicant: 株式会社上睦可 ,  株式会社电装

Inventor： 野上彰二 ,  山冈智则 ,  山内庄一 ,  山口仁

IPC: H01L29/02 ,  H01L21/20

CPC classification number: H01L29/861 ,  H01L29/0634 ,  H01L29/6609

Abstract: 为了在半导体衬底上形成超级结结构后抑制电荷平衡的恶化和维持良好的耐压特性，在衬底主体的表面上以预定间隔分别形成多个柱状第一外延层(11)，并在该多个第一外延层之间的沟槽中分别形成多个第二外延层(12)。平行于衬底主体的表面的表面中的第一外延层中所包括的掺杂剂的浓度分布被配置为与平行于衬底主体的表面的表面中的第二外延层中所包括的掺杂剂的浓度分布相匹配。

公开(公告)号：CN1823421A

公开(公告)日：2006-08-23

申请号：CN200480020035.6

申请日：2004-08-20

Applicant: 株式会社电装

Inventor： 山内庄一 ,  山口仁 ,  铃木隆司 ,  中岛京子

IPC: H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/7813

Abstract: 一种具有超连接结构的垂直型MOSFET装置，其中N型柱形区和P型柱形区交替排列。从有源区的终端与柱形区的终端之间的距离方面看，该柱形区的终端设置在这样的位置上，以使得其与有源区终端分离的距离可由相应于柱形区的深度的距离减去N型柱形区的宽度的一半获得。因此，防止了电场集中在面对柱形结构的窄边区的特定部分上，从而提高了垂直型MOSFET的击穿电压。