公开(公告)号：CN106716601B

公开(公告)日：2019-08-06

申请号：CN201680002942.0

申请日：2016-02-22

申请人： 富士电机株式会社

发明人： 星保幸

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC分类号： H01L23/53223 ,  H01L21/0485 ,  H01L27/0629 ,  H01L29/06 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/4966 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8611 ,  H01L29/868

摘要： 本发明提供一种半导体装置，具备：半导体基板；电极，设置于半导体基板的正面侧并包含铝；以及势垒层，其设置在半导体基板与电极之间，势垒层从接近于半导体基板的一侧起依次具有第一氮化钛层、第一钛层、第二氮化钛层和第二钛层。

公开(公告)号：CN106165101B

公开(公告)日：2019-06-18

申请号：CN201480003200.0

申请日：2014-03-31

申请人： 新电元工业株式会社

发明人： 浅田毅 ,  北田瑞枝 ,  山口武司 ,  铃木教章

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7802 ,  H01L29/7811

摘要： 降低由于电容的充放电导致的栅极电极的电压上升从而引起误动作的可能性。半导体装置包括：第一导电型漂移层20；与源极电极90相连接，且被安装在漂移层20上的第二导电型基极层30；以及与源极电极90相连接，贯穿基极层30从而延伸到漂移层20的第二导电型阵列层50。半导体装置包括：被安装在被设在阵列层50的上端两侧的一对第一沟槽63的内部，且被第一绝缘层62包围的一对第一栅极电极61；被设置在基极层30上，在第一绝缘层62中与阵列层50一侧反向的一侧部与该第一绝缘层62相邻接，且与源极电极90相连接的第一导电型源极区域31。

公开(公告)号：CN109728073A

公开(公告)日：2019-05-07

申请号：CN201811266348.X

申请日：2018-10-29

申请人： 瑞萨电子株式会社

发明人： 吉田芳规 ,  可知刚

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L27/088 ,  H01L29/0615 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7811

摘要： 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括根据半导体器件的使用所期待的缓冲器部。具有缓冲器部的缓冲器区域被限定在栅极焊盘区域中，该栅极焊盘区域被限定在靠近半导体衬底的第一主表面的侧面上。在缓冲器区域中形成彼此接触的p型扩散层和n型柱层。p型扩散层和n型柱层被形成为缓冲器部的寄生电容，同时n型柱层电耦合到漏极。在Y轴方向上延伸的p型扩散层是缓冲器部的电阻并且电耦合到源极。

公开(公告)号：CN109427592A

公开(公告)日：2019-03-05

申请号：CN201810971246.1

申请日：2018-08-24

申请人： 恩智浦美国有限公司

发明人： 覃甘明 ,  V·坎姆卡 ,  T·萨克塞纳 ,  M·兹图尼 ,  R·V·古普塔 ,  M·E·吉普森

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC分类号： H01L29/66734 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/401 ,  H01L29/404 ,  H01L29/407 ,  H01L29/66704 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7825 ,  H01L29/4236

摘要： 一种用于制造超级结功率MOSFET的方法包括：在衬底中形成第一沟槽；在所述衬底上以及在所述沟槽底部中且沿着所述沟槽侧壁形成第一氧化物层；在所述沟槽中沉积导电材料；遮蔽所述导电材料的第一部分；形成所述导电材料的凹入部分；在所述导电材料的所述凹入部分上且接触所述凹入部分来形成氧化物部分；通过遮蔽来移除所述氧化物部分的部分；移除所述侧壁上的所述第一氧化物层，而所述氧化物部分的另一部分保持与所述导电材料的所述凹入部分接触；沿着所述沟槽的暴露侧壁形成栅极电介质；以及在所述沟槽中的所述氧化物部分的其它部分上沉积另外的导电材料。

公开(公告)号：CN109148557A

公开(公告)日：2019-01-04

申请号：CN201710500207.9

申请日：2017-06-27

申请人： 深圳尚阳通科技有限公司

发明人： 肖胜安 ,  曾大杰

IPC分类号： H01L29/06 ,  H01L21/337 ,  H01L29/808

CPC分类号： H01L29/0634 ,  H01L29/66893 ,  H01L29/808

摘要： 本发明公开了一种超结器件，设置有环绕在电荷流动区周侧的保护环氧化膜，过渡区中接触孔的高宽比大于等于电荷流动区中接触孔的高宽比，采用钨塞工艺填充同时实现不同高宽比的接触孔的可靠填充，P型阱的宽度小于P型柱的宽度，在P型阱和N型区域之间形成缓变结二极管。本发明还公开了一种超结器件的制造方法。本发明能在过渡区中接触孔采用较高的高宽比时进行可靠填充，能减少光刻层次，还有利于对接触孔按照器件需要进行布局，同时保证器件的抗雪崩击穿能力不受过渡区的接触孔工艺的影响，能减少所述P型阱对沟道区域位置处的N型区域的宽度的影响，使器件的导通电阻减少；能改善器件的输出电容的非线性，改善器件应用中的EMI问题。

公开(公告)号：CN109148266A

公开(公告)日：2019-01-04

申请号：CN201810947746.1

申请日：2018-08-20

申请人： 上海华虹宏力半导体制造有限公司

发明人： 伍洲 ,  黄锦才

IPC分类号： H01L21/02 ,  H01L29/06 ,  H01L29/167

CPC分类号： H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/0257 ,  H01L29/0634 ,  H01L29/167

摘要： 本发明公开了一种外延生长方法，在第一导电类型的硅衬底上的沟槽中，先在沟槽内淀积一层含碳的且浓度渐变的衬垫外延层，然后沟槽内再填充满第二导电类型的外延层；所述的浓度渐变，是指衬垫外延层中含碳的浓度，靠近衬底的一侧浓度最高，往沟槽中间方向浓度逐渐降低，到与第二导电类型的外延层接触的面碳浓度降为零。靠衬底的高掺杂浓度的衬垫外延层，能有效抑制硼、磷元素的热扩散，同时确保后续生长的第二导电类型的外延层没有位错缺陷的产生；掺碳浓度为零的衬垫外延层与后续填充接触的第二导电类型的外延层结构一致，没有晶格差异，第二导电类型的外延层生长不会产生位错。

公开(公告)号：CN109065636A

公开(公告)日：2018-12-21

申请号：CN201810962364.6

申请日：2018-08-22

申请人： 电子科技大学

发明人： 陈万军 ,  高吴昊 ,  邓操 ,  谯彬 ,  左慧玲 ,  夏云 ,  刘超

IPC分类号： H01L29/868 ,  H01L29/06

CPC分类号： H01L29/868 ,  H01L29/0634

摘要： 本发明涉及功率半导体技术，特别涉及一种漂移阶跃恢复二极管。本发明对常规p+‑p‑n0‑n+漂移阶跃恢复二极管的耐压基区进行了改造，通过将均匀掺杂的n0基区改变为超结结构，即超结耐压基区3，从而改变了漂移阶跃恢复二极管在脉冲放电的反向泵浦阶段的载流子抽取路径，使纵向和横向都可以进行载流子的抽取，大大减少了少数载流子的平均移动距离，从而加速了少数载流子的抽取速度，使得反向泵浦阶段的时间降低，脉冲放电回路中的负载上形成的电压脉冲前沿的电压变化率更大、时间更短。本发明的超结基区结构使用常规的超结工艺，无需额外开发新的工艺方法。

公开(公告)号：CN109065629A

公开(公告)日：2018-12-21

申请号：CN201810970740.6

申请日：2018-08-24

申请人： 电子科技大学

发明人： 李泽宏 ,  杨梦琦 ,  王梁浩 ,  蒲小庆 ,  任敏 ,  张金平 ,  高巍 ,  张波

IPC分类号： H01L29/78 ,  H01L29/06

CPC分类号： H01L29/7813 ,  H01L29/0634

摘要： 本发明设计功率半导体技术，特别涉及一种槽栅DMOS器件。本发明的特征在于：基于传统槽栅超结器件结构，在第一导电类型半导体柱区中引入采用窄禁带第一导电类型半导体区，并在窄禁带第一导电类型半导体区中靠近第二导电类型半导体柱区的侧面引入宽禁带第一导电类型半导体区，通过上述措施，能够有效改变槽栅超结器件发生雪崩击穿时的雪崩击穿电流路径，使雪崩击穿电流远离重掺杂第一导电类型半导体源区下方的第二导电类型半导体体区，从而有效避免寄生BJT的开启，提高槽栅超结器件在非箝位电感负载应用中的可靠性(即抗UIS失效能力)。

公开(公告)号：CN109065612A

公开(公告)日：2018-12-21

申请号：CN201811063551.7

申请日：2018-09-12

申请人： 深圳尚阳通科技有限公司

发明人： 曾大杰

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0634 ,  H01L29/66712 ,  H01L29/7802

摘要： 本发明公开一种超级结MOSFET结构及其制造方法，该MOSFET结构包括：A型衬底、形成于所述A型衬底上的A型外延层以及形成于所述A型外延层中的B柱，所述A型外延层包括第一A型外延层以及至少一层第二A型外延层，所述B柱包括深槽蚀刻段以及至少一段外延层段，所述第二A型外延层的层数与所述外延层段的段数相对应，所述B柱的深槽蚀刻段采用深槽蚀刻工艺和B型外延工艺形成，所述B柱外延层段采用B型离子注入工艺形成，所述深槽蚀刻段与外延层段采用高温退火工艺连接起来。本发明能降低加工难度和减少加工的步骤，有利于提升加工效率和良品率。

公开(公告)号：CN103503155B

公开(公告)日：2018-11-30

申请号：CN201280020540.5

申请日：2012-04-26

申请人： 飞兆半导体公司

发明人： 约瑟夫·A·叶季纳科 ,  克里斯托夫·L·雷克塞尔 ,  马克·L·赖尼希默 ,  普拉韦恩·穆拉利德哈伦·谢诺 ,  李在吉 ,  哈姆扎·耶尔马兹 ,  尹钟晩 ,  德韦恩·S·赖希尔 ,  潘南西 ,  罗德尼·S·里德利 ,  哈罗德·海登赖希

IPC分类号： H01L29/872

CPC分类号： H01L29/7811 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/0646 ,  H01L29/0649 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/404 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7802 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/872

摘要： 一种功率器件包括半导体区域，所述半导体区域反过来包括多个交替设置的第一和第二导电型支柱。所述多个第二导电型支柱中的每个进一步包括沿着第二导电型支柱的深度在彼此顶部设置的多个第二导电型注入区域，以及沟槽部分，所述沟槽部分直接在所述多个第二导电型注入区域之上填充有第二导电型半导体材料。