公开(公告)号：CN105281691A

公开(公告)日：2016-01-27

申请号：CN201510419175.0

申请日：2015-07-16

Applicant: 精工爱普生株式会社

Inventor： 神崎实 ,  笠原昌一郎

IPC: H03F3/24

CPC classification number: H03H11/28 ,  H03J2200/06 ,  H03K17/16 ,  H03L7/197 ,  H04B1/0458 ,  H03F3/24 ,  H03F2200/451

Abstract: 电路装置、电子设备和移动体。为了成为能够在较大的电力范围内稳定地向天线提供电力而输出发送信号的电路装置，电路装置包含：电流源，其在第1工作模式中提供第1电流，在第2工作模式中提供比第1电流大的第2电流；以及驱动部，其被提供来自电流源的电流，进行用于经由匹配电路向天线(ANT)输出发送信号的驱动。

公开(公告)号：CN100359802C

公开(公告)日：2008-01-02

申请号：CN200410088073.7

申请日：2002-05-21

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: H03K3/354 ,  H03K3/011 ,  H03K3/03

CPC classification number: H03K3/354 ,  H03K3/011 ,  H03K3/0315 ,  H03K3/0322 ,  H03K5/133 ,  H03K2005/00039 ,  H03K2005/0013 ,  H03K2005/00202

Abstract: 一种环形振荡电路，将奇数个倒相电路按环形连接而构成，该环形振荡电路的特征在于：上述各倒相电路，包含：至少由一对P沟道MOS晶体管和N沟道MOS晶体管构成的第1开关部；与上述第1开关部并联设置并至少由一个P沟道MOS晶体管和一个N沟道MOS晶体管构成的第2开关部，其中，上述第1开关部和上述第2开关部，将其双方的输入端子公用连接，并将其双方的输出端子公用连接；以及与上述第1开关部连接的、将已被控制的电流供给上述第1开关部的电流源。

公开(公告)号：CN1251043C

公开(公告)日：2006-04-12

申请号：CN02157083.3

申请日：2002-12-24

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: G06F1/06

CPC classification number: G06F7/68 ,  H03K3/0322 ,  H03K5/133 ,  H03K5/15013 ,  H03K2005/00039 ,  H03K2005/00208

Abstract: 一种多相时钟处理电路和时钟倍频电路，由多相时钟直接生成倍频时钟。在电路块BL1中，在高电平电位HL和输出端子U1之间，串联连接PMOS晶体管P1和PMOS晶体管P1′，同时在低电平电位LL和输出端子U1之间，串联连接NMOS晶体管N1和NMOS晶体管N1′，在PMOS晶体管P1的栅极上输入时钟信号Ck1的反相信号Ck1B，同时在PMOS晶体管Pl′的栅极上通过反相器IV1输入时钟信号Ck1的反相信号Ck1B，在NMOS晶体管N1的栅极上输入时钟信号Ck2，同时在NMOS晶体管N1′的栅极上通过反相器IV2输入时钟信号Ck2。

公开(公告)号：CN1601898A

公开(公告)日：2005-03-30

申请号：CN200410088073.7

申请日：2002-05-21

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: H03K3/354 ,  H03K3/011 ,  H03K3/03

CPC classification number: H03K3/354 ,  H03K3/011 ,  H03K3/0315 ,  H03K3/0322 ,  H03K5/133 ,  H03K2005/00039 ,  H03K2005/0013 ,  H03K2005/00202

Abstract: 一种环形振荡电路，将奇数个倒相电路按环形连接而构成，该环形振荡电路的特征在于：上述各倒相电路，包含：至少由一对P沟道MOS晶体管和N沟道MOS晶体管构成的第1开关部；与上述第1开关部并联设置并至少由一个P沟道MOS晶体管和一个N沟道MOS晶体管构成的第2开关部，其中，上述第1开关部和上述第2开关部，将其双方的输入端子公用连接，并将其双方的输出端子公用连接；以及与上述第1开关部连接的、将已被控制的电流供给上述第1开关部的电流源。

公开(公告)号：CN1181611C

公开(公告)日：2004-12-22

申请号：CN02120305.9

申请日：2002-05-21

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: H03B5/12

CPC classification number: H03K3/354 ,  H03K3/011 ,  H03K3/0315 ,  H03K3/0322 ,  H03K5/133 ,  H03K2005/00039 ,  H03K2005/0013 ,  H03K2005/00202

Abstract: 本发明的课题是减小频率可调式环形振荡电路的振荡频率及可调延迟电路的延迟时间对电源电压的依赖性。该环形振荡电路，将K个倒相电路U11、U12、…、U1K按环形连接。倒相电路U11，备有由MOS晶体管MP4和MN4构成的CMOS倒相器IV1、起着CMOS倒相器IV1的电流源作用的P沟道MOS晶体管MP3、起着CMOS倒相器IV1的电流源作用的N沟道MOS晶体管MN3、与CMOS倒相器IV1并联连接并由MOS晶体管MP5和MN5构成的CMOS倒相器IV2。

公开(公告)号：CN1474507A

公开(公告)日：2004-02-11

申请号：CN03121779.6

申请日：2003-02-06

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: H03K19/00 ,  H03K19/0175

CPC classification number: H03K19/0948 ,  H03K5/14 ,  H03K5/15046 ,  H03K5/1534 ,  H03K17/002 ,  H03K2005/00026

Abstract: 在布线长度不同的情况下，不使用低电阻处理(process)也可使得各信号路径的传播延迟时间大致一致。在发射栅极(transmission gate)TG2、TG4、TG6、TG8的输出侧上分别设置输出节点a～d，把这些输出节点a～d连接成布线长度相等，同时，在两端的输出节点a、d上设置反相器IV11、IV12，在距各反相器IV11、IV12的布线长度相等的位置上设置公共栅极e。

公开(公告)号：CN105281691B

公开(公告)日：2019-08-02

申请号：CN201510419175.0

申请日：2015-07-16

Applicant: 精工爱普生株式会社

Inventor： 神崎实 ,  笠原昌一郎

IPC: H03F3/24

CPC classification number: H03H11/28 ,  H03J2200/06 ,  H03K17/16 ,  H03L7/197 ,  H04B1/0458

Abstract: 电路装置、电子设备和移动体。为了成为能够在较大的电力范围内稳定地向天线提供电力而输出发送信号的电路装置，电路装置包含：电流源，其在第1工作模式中提供第1电流，在第2工作模式中提供比第1电流大的第2电流；以及驱动部，其被提供来自电流源的电流，进行用于经由匹配电路向天线(ANT)输出发送信号的驱动。

公开(公告)号：CN1215389C

公开(公告)日：2005-08-17

申请号：CN02147584.9

申请日：2002-10-17

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: G06F1/00

CPC classification number: G06F7/68 ,  H03K5/1515 ,  H03K5/159 ,  H03L7/0816 ,  H03L7/0995

Abstract: 在电源端子(VD)和输出端子(OUTB)之间分别串联连接PMOS晶体管(P1～Pn)和PMOS晶体管(P1’～Pn’)，在输出端子(OUTB)与接地端子(G)之间分别串联连接NMOS晶体管(N1～Nn)和NMOS晶体管(N1’～Nn’)，输入端子(S1～Sn)分别连接于PMOS晶体管(P1’～Pn’)及NMOS晶体管(N1～Nn)的栅极，同时分别通过逆变器(IV1～IVn)，分别与PMOS晶体管(P1～Pn)及NMOS晶体管(N1’～Nn’)的栅极连接。由此，既使在增加了输入数时，也可以低电压工作，抑制耗电的增大。

公开(公告)号：CN1439944A

公开(公告)日：2003-09-03

申请号：CN03106027.7

申请日：2003-02-20

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: G06F1/06

CPC classification number: H03L7/0812 ,  H03L7/0891 ,  H03L7/16

Abstract: 根据本发明，能够不对基准时钟频率设置制约，防止DLL电路的不正确锁定。通过检测多相时钟CK1～CK6的边沿的移动宽度，生成与从多相时钟Ck1到多相时钟CK6的延迟时间5τ对应的延迟时间检测信号DT1，根据这个延迟时间检测信号DT1，将Up1信号强制地输出到电荷泵电路CP1，并且抑制Down1信号的输出。

公开(公告)号：CN1428678A

公开(公告)日：2003-07-09

申请号：CN02157083.3

申请日：2002-12-24

Applicant: 精工爱普生株式会社

Inventor： 神崎实

IPC: G06F1/06

CPC classification number: G06F7/68 ,  H03K3/0322 ,  H03K5/133 ,  H03K5/15013 ,  H03K2005/00039 ,  H03K2005/00208

Abstract: 一种多相时钟处理电路和时钟倍频电路，由多相时钟直接生成倍频时钟。在电路块BL1中，在高电平电位HL和输出端子U1之间，串联连接PMOS晶体管P1和PMOS晶体管P1’，同时在低电平电位LL和输出端子U1之间，串联连接NMOS晶体管N1和NMOS晶体管N1’，在PMOS晶体管P1的栅极上输入时钟信号Ck1的反相信号Ck1B，同时在PMOS晶体管P1’的栅极上通过反相器IV1输入时钟信号Ck1的反相信号Ck1B，在NMOS晶体管N1的栅极上输入时钟信号Ck2，同时在NMOS晶体管N1’的栅极上通过反相器IV2输入时钟信号Ck2。