公开(公告)号：CN106575133A

公开(公告)日：2017-04-19

申请号：CN201580038857.5

申请日：2015-05-26

申请人： 高通股份有限公司

发明人： T·C·布莱恩 ,  A·L·S·洛克 ,  S·科诺 ,  G·F·林奇 ,  T·T·蔚 ,  L·R·彼得森 ,  Y·李

IPC分类号： G06F1/10 ,  H03K5/15

CPC分类号： H03K5/15013 ,  G06F1/10 ,  G11C7/22 ,  H01L23/5384 ,  H01L23/5389 ,  H01L25/0655 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/20 ,  H01L2224/24137 ,  H01L2224/73267 ,  H01L2924/15311

摘要： 提供了用于管芯到管芯时钟分发的电路。一种系统包括第一管芯上的传送时钟树和第二管芯上的接收时钟树。传送时钟树与接收时钟树相同(或几乎相同)，从而传送时钟树上的给定比特的插入延迟与接收时钟树上与该给定比特相对应的比特的插入延迟相同。虽然在同一时钟树内可能存在从比特到比特的时钟偏斜，但是在不同管芯上的对应比特经历相同的时钟插入延迟。

公开(公告)号：CN105978566A

公开(公告)日：2016-09-28

申请号：CN201610141215.4

申请日：2016-03-11

申请人： 精工爱普生株式会社

发明人： 上原纯 ,  青山孝志

IPC分类号： H03M1/12

CPC分类号： H03K5/15013 ,  G01C19/5776 ,  G01P15/0897 ,  G01P15/09 ,  G01P15/125 ,  H03M1/468 ,  H03M1/123

摘要： 本发明提供一种电路装置、电子设备以及移动体等，即使在多路转换器的前级的驱动能力较低的情况下也能够得到正确的A/D转换值。电路装置包括：多路转换器(20)，其对第一至第n输入信号分时地进行选择并向输出节点输出；A/D转换电路(30)，其对从多路转换器(20)分时地输出至输出节点的第一至第n输入信号分时地进行A/D转换；缓冲电路，其被设置在多路转换器(20)的第i输入节点与输出节点之间。缓冲电路在第一期间内对第i输入信号进行缓冲并向多路转换器(20)的输出节点输出。多路转换器(20)在第二期间内选择第i输入信号并向输出节点输出。第二期间的结束定时晚于第一期间的结束定时。

公开(公告)号：CN1251043C

公开(公告)日：2006-04-12

申请号：CN02157083.3

申请日：2002-12-24

申请人： 精工爱普生株式会社

发明人： 神崎实

IPC分类号： G06F1/06

CPC分类号： G06F7/68 ,  H03K3/0322 ,  H03K5/133 ,  H03K5/15013 ,  H03K2005/00039 ,  H03K2005/00208

摘要： 一种多相时钟处理电路和时钟倍频电路，由多相时钟直接生成倍频时钟。在电路块BL1中，在高电平电位HL和输出端子U1之间，串联连接PMOS晶体管P1和PMOS晶体管P1′，同时在低电平电位LL和输出端子U1之间，串联连接NMOS晶体管N1和NMOS晶体管N1′，在PMOS晶体管P1的栅极上输入时钟信号Ck1的反相信号Ck1B，同时在PMOS晶体管Pl′的栅极上通过反相器IV1输入时钟信号Ck1的反相信号Ck1B，在NMOS晶体管N1的栅极上输入时钟信号Ck2，同时在NMOS晶体管N1′的栅极上通过反相器IV2输入时钟信号Ck2。

公开(公告)号：CN103944544A

公开(公告)日：2014-07-23

申请号：CN201410069331.0

申请日：2014-02-27

申请人： 开曼群岛威睿电通股份有限公司

发明人： 王裕忠 ,  陈彦瑾

IPC分类号： H03K5/24

CPC分类号： H03K3/012 ,  H03K5/01 ,  H03K5/15013 ,  H03K2005/00286

摘要： 多相位信号产生器及多相位信号产生方法。多相位信号产生器包括信号产生器、第一比较器、第二比较器以及逻辑运算电路。信号产生器产生周期信号，第一比较器接收周期信号，并针对周期信号分别与第一参考电压以及第二参考电压进行比较以产生第一输出信号。第二比较器接收周期信号，并针对周期信号与第一临界电压进行比较以产生第二输出信号。逻辑运算电路针对第一输出信号以及第二输出信号进行逻辑运算以产生多个第一相位输出信号。

公开(公告)号：CN101931398B

公开(公告)日：2012-07-18

申请号：CN201010202718.0

申请日：2010-06-10

申请人： 国际商业机器公司

发明人： T·J·别科玛 ,  S·M·克莱门斯 ,  许峻铭 ,  W·R·凯利 ,  E·M·梅 ,  S·V·莱洛夫

IPC分类号： H04L7/00 ,  H03L7/06

CPC分类号： H03K5/1565 ,  H03K5/15013 ,  H03K2005/00052

摘要： 一种用于时钟校正的系统和方法，包括调整包括至少一个同相时钟和一个正交时钟的两个或多个输入信号，并且向能够产生4象限内插输出时钟相位的设备施加经调整的正交时钟信号。延迟内插输出时钟相位以便形成用于测量设备的时钟。在内插输出时钟相位的范围内在测量设备上测量两个或多个调整的输入信号。使用来自测量设备的采样信息来确定同相时钟和正交时钟上的误差。使用确定的误差信息来调适同相时钟和正交时钟。

公开(公告)号：CN101263654B

公开(公告)日：2011-07-27

申请号：CN200680033597.3

申请日：2006-11-30

申请人： 松下电器产业株式会社

发明人： 渡边诚司 ,  冈隆司 ,  荒川哲男

IPC分类号： H03K3/03 ,  H03K5/15 ,  H03K3/354

CPC分类号： H03K3/0315 ,  H03B27/00 ,  H03K5/15013

摘要： 本发明公开了一种多相振荡器。其包括：多个环形振荡器(21)，每个环形振荡器(21)具有多个输出端子且每个环形振荡器(21)是将奇数个反相器(20)环状地连接起来而构成的，以及多个电阻要素(30)，该多个电阻要素使所述多个环形振荡器的输出端子之间耦合以便所述多个环形振荡器都在同一频率下动作且保持着所希望的相位关系动作。多个环形振荡器(21)并不限于奇数，也可以是偶数。用电阻要素(30)作相位耦合元件来让相位耦合结果地的状态朝着与相位耦合起源地的状态一致的方向变化。若用电阻器作电阻要素(30)，相位输出精度便显著地提高且能够进行高频振荡。

公开(公告)号：CN101043226A

公开(公告)日：2007-09-26

申请号：CN200610130994.4

申请日：2006-12-29

申请人： 英特尔公司

发明人： F·奥马霍尼 ,  B·卡斯珀 ,  J·乔西 ,  M·B·海库克 ,  J·肯尼迪 ,  M·曼苏里 ,  S·R·穆尼

IPC分类号： H04B1/40 ,  H04L7/00

CPC分类号： H04L25/0278 ,  H03K5/15013 ,  H04L25/0292 ,  H04L25/0298

摘要： 本发明提供了集成电路的无源信号分配方法。在一个实施例中，集成电路可以包括在该集成电路的一个或多个层中的内部传输线。该内部传输线可耦合成在内部传输线的第一端部从外部传输线接收信号而不使用端接电路。该内部传输线可以将该信号无源传输到该内部传输线的第二端部。该集成电路可以包括第一电路，其输入端在该内部传输线的第一位置耦合到该内部传输线以接收所述信号；以及第二电路，其输入端在该内部传输线的第二位置耦合到该内部传输线以接收所述信号。该第二位置不同于该第一位置。另外也公开了其他实施例。

公开(公告)号：CN1515075A

公开(公告)日：2004-07-21

申请号：CN02810663.6

申请日：2002-05-22

申请人： 因芬尼昂技术股份公司

发明人： S·赛勒斯安 ,  M·鲁格

IPC分类号： H03K5/135

CPC分类号： G11B20/10009 ,  H03K5/135 ,  H03K5/15013

摘要： 一种具周期及输入脉宽的输入讯号被接收，该输入讯号的输入脉宽基于记录于储存媒介的控制之记录控制讯号被调整至输出讯号的输出脉宽，该输出讯号及该输出脉宽系得自连续的第一经选择相位之第一经选择讯号之触发边缘及第一经选择相位之经选择讯号之第二经选择讯号之触发边缘及第二经选择相位之第二经选择讯号之触发边缘。该第一经选择讯号及该第二经选择讯号系选自具不同的相对相位之参考讯号的分类以提供所欲期间的输出脉宽，可用于输出脉宽的形成之不同的相对相位之数目系因一或更多下列因素而增加：延迟、除法、倒反、及内插一或更多参考讯号。

公开(公告)号：CN1147178A

公开(公告)日：1997-04-09

申请号：CN95121182.X

申请日：1995-12-29

申请人： 现代电子产业株式会社

发明人： 李承永

IPC分类号： H04N5/44

CPC分类号： H03K5/15013 ,  H03K5/1565 ,  H03L7/18

摘要： 视频信号接收系统的锁相环路的时钟延迟补偿及占空控制，一相位比较检测器接收的两输入时钟的相位被比较以根据该比较结果在一分频器中分频来自一振荡器的一基准时钟，输出时钟的占空率在一占空控制器中被控制以使相位比较检测器不受时钟的占空率的影响地被使用，且一时钟延迟补偿器进行对锁相环路中的时钟延迟补偿进行修正，从而当在占空控制器中确定精度、频率及稳定性时控制在分频器中被分频的信号的占空率，并通过时钟延迟补偿器对延迟时间的误差进行修正。

公开(公告)号：CN103944544B

公开(公告)日：2017-01-04

申请号：CN201410069331.0

申请日：2014-02-27

申请人： 英特尔公司

发明人： 王裕忠 ,  陈彦瑾

IPC分类号： H03K5/24

CPC分类号： H03K3/012 ,  H03K5/01 ,  H03K5/15013 ,  H03K2005/00286

摘要： 多相位信号产生器及多相位信号产生方法。多相位信号产生器包括信号产生器、第一比较器、第二比较器以及逻辑运算电路。信号产生器产生周期信号，第一比较器接收周期信号，并针对周期信号分别与第一参考电压以及第二参考电压进行比较以产生第一输出信号。第二比较器接收周期信号，并针对周期信号与第一临界电压进行比较以产生第二输出信号。逻辑运算电路针对第一输出信号以及第二输出信号进行逻辑运算以产生多个第一相位输出信号。