-
公开(公告)号：CN101599302A
公开(公告)日：2009-12-09
申请号：CN200910089662.X
申请日：2009-07-23
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于FPGA的LDPC译码器的译码码字的高效存储方法，在该方法中译码码字和外信息(或信道信息)共用同一个存储块，有效地减少了译码器系统对存储资源数量的需求；而且读取存储块的同时可以取出译码码字和外信息。所以，校验方程计算单元PCU可以与校验节点更新单元CNU共享同一组地址信息，PCU不需要额外的地址产生器单元；最后，对于处理单元VNU，CNU，PCU均采用逐级细化流水线的设计方法来实现，有效地降低了译码器的关键路径延迟，为提高LDPC译码器的吞吐量提供了必要的保障。对于本文提出的方法采用FPGA进行实现时，不仅可以节省大量的用于单独存储译码码字的资源和产生PCU所需地址的逻辑资源，而且提高了译码器的吞吐量。
-
公开(公告)号：CN118984160A
公开(公告)日：2024-11-19
申请号：CN202411441197.2
申请日：2024-10-16
Applicant: 西安空间无线电技术研究所
Abstract: 本发明提供了一种基于FPGA的高速广义级联译码器，由L个不同层的级联译码模块和1个H矩阵乘法器组成；广义级联译码器的总输入以V0表示，依次经过L个不同层的级联译码模块后，第i层的级联译码模块的输出表示为Vi；第L层广义级联译码的输出#imgabs0#经过H矩阵乘法器后，得到广义级联译码器的总输出C；本发明的广义级联译码器，通过对短码的级联迭代译码，以较低的复杂度实现与长码相当的性能；与同等码率的RS码相比，误码率性能显著提升。
-
公开(公告)号：CN118264380A
公开(公告)日：2024-06-28
申请号：CN202410064408.9
申请日：2024-01-16
Applicant: 西安空间无线电技术研究所
IPC: H04L7/00 , H04B10/079 , H04B10/118 , H04B10/61 , H04B17/382
Abstract: 本申请涉及一种激光微波混合多路超高速ADC同步校准系统，基于星地超高速激光微波混合链路一体化传输需求，采用激光微波混合一体化传输通道，可以同时接收空间激光或微波信号；通过对ADC采样数据进行硬判决，将得到的采样点数据进行位置偏移计算，采用一种全新互相关最大值计算方法进行相位计算，将相位计算的相位偏移量提供给多路超高速ADC采样时钟控制模块，调节多路高速ADC的采样时钟相位，从而达到输出数据相位同步；采用全数字方法，配置灵活实现简单，同步校准复杂度低，通过信噪比大小计算自适应调整激光微波链路的自动切换，从而提升激光微波混合传输效能。
-
-
公开(公告)号：CN112039535B
公开(公告)日：2023-11-10
申请号：CN202010826183.8
申请日：2020-08-17
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 本发明公开了一种基于准循环生成矩阵的码率兼容LDPC编码器，包括：选择信号产生模块、移位首向量存储器模块和校验计算模块；其中，选择信号产生模块根据编码器输入的编码类型、虚拟填充长度和缩短长度得到当前的块内计数值、分块计数值、路由选择信号和校验选择输出信号；移位首向量存储器模块根据编码类型和分块计数值得到当前码率下的移位首向量；校验计算模块将移位首向量存储器模块输入的移位首向量和当前编码器输入的信息位相乘，并与上一级移位寄存器的输出值加和后送入本级移位寄存器。本发明解决了卫星通信中在硬件资源有限的条件下实现多种不同LDPC编码的难题，给出了一种复杂度低、可兼容多种LDPC码的高效编码器实现方法。
-
Patent Agency Ranking
公开(公告)号：CN113572481B
公开(公告)日：2023-09-29
申请号：CN202110579879.X
申请日：2021-05-26
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 本发明提出了一种基于FPGA的高速码率兼容DVB‑S2的LDPC编码器及编码方法，可以实现对DVB‑S2标准所有LDPC码的编码，且可对各种码率编码器的资源进行共享。另外，本发明通过改变编码器架构的并行度，来动态调整本发明DVB‑S2LDPC编码器的吞吐量，从而满足不同应用场景的需求。使用这个架构，在Xil inx xc4vsx55‑10ff1148FPGA上实现了一个五种码率兼容的DVB‑S2LDPC编码器，该编码器时延小，FPGA资源利用率高，编码吞吐量高，码率兼容LDPC编码器的总吞吐量高达4Gbps。
-
公开(公告)号：CN109802687B
公开(公告)日：2023-05-02
申请号：CN201811592741.8
申请日：2018-12-25
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 一种基于FPGA的QC‑LDPC码的高速码率兼容LDPC编码器，通过控制模块将输入信息序列的每个信息子块的分量的列向量送至校验位计算模块；将信息子块的分量的列向量通过延迟模块进行时间延迟后送至选择移位输出模块；移位操作模块，根据编码器的码率rate，确定循环移位寄存器的移位方法，并送至循环移位寄存器；根据确定循环移位寄存器的移位方法，对循环子矩阵Bi,j的首行数据bi,j(0)进行移位操作,根据移位操作后的结果与输入信息比特序列的逐信息比特，计算得到校验向量，将校验向量送至选择移位输出模块；选择移位输出模块，在不同时间输出校验向量和信息子块的分量的列向量，本发明的高速码率兼容编码器架构，不同码率之间可以最大程度地实现资源共享。
-
公开(公告)号：CN115407292A
公开(公告)日：2022-11-29
申请号：CN202210877800.6
申请日：2022-07-25
Applicant: 西安空间无线电技术研究所
IPC: G01S7/41 , G01S7/285 , H04B15/00 , H04B17/345
Abstract: 本发明公开了一种基于多级处理的主瓣侦察信号分离方法，首先获取天线阵列的接收信号，并计算接收信号的协方差矩阵。然后对接收信号的协方差矩阵进行特征分解，得到对角矩阵和特征向量构成矩阵。选择大特征值对应的特征向量作为信号子空间，在波束主瓣范围内利用多重信号分类方法搜索谱峰，得到主瓣侦察信号的来波方向，构造干扰信号和目标信号的导向矢量。利用时域对消的方法依次消除各个阵元接收信号中的干扰信号。以目标信号导向矢量和干扰信号导向矢量的差值作为新的导向矢量，通过波束形成得到该侦察信号，通过多次处理可以实现侦察信号分离。本发明能够有效识别并分离主瓣侦察信号。
-
公开(公告)号：CN112039535A
公开(公告)日：2020-12-04
申请号：CN202010826183.8
申请日：2020-08-17
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 本发明公开了一种基于准循环生成矩阵的码率兼容LDPC编码器，包括：选择信号产生模块、移位首向量存储器模块和校验计算模块；其中，选择信号产生模块根据编码器输入的编码类型、虚拟填充长度和缩短长度得到当前的块内计数值、分块计数值、路由选择信号和校验选择输出信号；移位首向量存储器模块根据编码类型和分块计数值得到当前码率下的移位首向量；校验计算模块将移位首向量存储器模块输入的移位首向量和当前编码器输入的信息位相乘，并与上一级移位寄存器的输出值加和后送入本级移位寄存器。本发明解决了卫星通信中在硬件资源有限的条件下实现多种不同LDPC编码的难题，给出了一种复杂度低、可兼容多种LDPC码的高效编码器实现方法。
-
公开(公告)号：CN108768408A
公开(公告)日：2018-11-06
申请号：CN201810475677.9
申请日：2018-05-17
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
CPC classification number: H03M13/116
Abstract: 本发明公开了一种基于Sidon序列的大围长II型准循环LDPC码设计方法。该方法首先利用S‑V方法建立重量矩阵；然后利用Sidon序列为重量矩阵中的元素分配指数值，产生指数矩阵；最后根据指数矩阵产生校验矩阵，完成II型准循环LDPC码的构造。本发明在建立重量矩阵和指数矩阵时均进行了创新，从而保证本发明能够构造围长为8、码率灵活、且最小距离较大的II型(3，3L)QC‑LDPC码。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.03 seconds)
