-
公开(公告)号：CN113708764B
公开(公告)日：2023-12-12
申请号：CN202110871509.3
申请日：2021-07-30
申请人： 西安空间无线电技术研究所
IPC分类号： H03M1/12
摘要： 本发明公开了一种基于FPGA的多片高速DAC同步系统，包括：同步检测模块，用于对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号；以及，生成并输出相位调整信号；DAC复位模块，用于复位信号RST的产生与相位调整；数据相位调整模块，用于根据相位调整信号对各高速DAC器件的输入数据进行相位调整；采样时钟产生模块，用于产生各高速DAC器件的采样时钟和FPGA的数据时钟；高速DAC器件，用于在相位调整后的复位信号的驱动下进行复位；以及，在采样时钟控制下，对相位调整后的输入数据进行数模转换后输出。本发明实现了多片高速DAC器件的快速同步，实时保证高速DAC器件对输入数据的正确采样。
-
公开(公告)号：CN111147339A
公开(公告)日：2020-05-12
申请号：CN201911330737.9
申请日：2019-12-20
申请人： 西安空间无线电技术研究所
IPC分类号： H04L12/40 , H04L12/403 , H04L29/06 , G01C11/00 , G01C1/04
摘要： 一种基于总线路由的遥感卫星综合电子系统，包括：控制模块、路由模块、计算模块、存储模块、调制适配模块。路由总线作为高速数据通道实现计算、存储、调制适配等模块间的相互连通，系统内部数据流向灵活可控。计算、存储等模块采用环备份设计，无固定对应使用关系，模块间单板可任意组合通讯。计算模块采用高性能计算平台，与存储模块配合完成高速载荷数据的在轨智能处理，支持软件在轨上注、任务更换及扩展。上述综合电子解决了遥感卫星数据处理与传输系统综合电子数据流向固定、功能简单且不可更改的问题。
-
公开(公告)号：CN109802687B
公开(公告)日：2023-05-02
申请号：CN201811592741.8
申请日：2018-12-25
申请人： 西安空间无线电技术研究所
IPC分类号： H03M13/11
摘要： 一种基于FPGA的QC‑LDPC码的高速码率兼容LDPC编码器，通过控制模块将输入信息序列的每个信息子块的分量的列向量送至校验位计算模块；将信息子块的分量的列向量通过延迟模块进行时间延迟后送至选择移位输出模块；移位操作模块，根据编码器的码率rate，确定循环移位寄存器的移位方法，并送至循环移位寄存器；根据确定循环移位寄存器的移位方法，对循环子矩阵Bi,j的首行数据bi,j(0)进行移位操作,根据移位操作后的结果与输入信息比特序列的逐信息比特，计算得到校验向量，将校验向量送至选择移位输出模块；选择移位输出模块，在不同时间输出校验向量和信息子块的分量的列向量，本发明的高速码率兼容编码器架构，不同码率之间可以最大程度地实现资源共享。
-
公开(公告)号：CN112241381A
公开(公告)日：2021-01-19
申请号：CN202010897675.6
申请日：2020-08-31
申请人： 西安空间无线电技术研究所
IPC分类号： G06F13/22
摘要： 本发明公开了一种基于空闲时隙准实时刷新的星载接口系统，包括：写指针控制及数据输入模块、第一FIFO、第二FIFO、读指针控制及数据输出模块和空闲时隙刷新控制模块；写指针控制及数据输入模块，用于从第一FIFO开始，将第一FIFO和第二FIFO的写使能信号交替设置为周期高电平；根据两个FIFO的写使能信号的有效性进行输入数据的写入；读指针控制及数据输出模块，用于从第一FIFO开始，将第一FIFO和第二FIFO的读使能信号交替设置为高电平；根据两个FIFO的读使能信号的有效性进行输出数据的读取；空闲时隙刷新控制模块，用于在第一FIFO和第二FIFO没有读写操作时进行复位。本发明可在保证数据流不中断的前提下，实现对缓存的准实时刷新，从而提高数据接收的可靠性和安全性，增强了数据接口对空间环境的适应性，提高了系统对异常情况的自主响应能力。
-
公开(公告)号：CN118573263A
公开(公告)日：2024-08-30
申请号：CN202410587680.5
申请日：2024-05-13
申请人： 西安空间无线电技术研究所
IPC分类号： H04B7/185
摘要： 本申请涉及一种中继通信信道非线性预失真补偿方法，在中继终端基带部分增加一个非线性部分来补偿中继终端发射功放和中继星转发器的非线性，以减小系统非线性带来的带内失真和邻道干扰，其中非线性部分参数通过由中继终端卫星发射‑中继卫星转发‑中继终端卫星解调接收形成的闭环训练获取。本申请可同时补偿中继终端发射功放和中继星转发器的非线性带来的不利影响，在中继终端‑中继卫星‑地面站组成的卫星通信系统中应用具有明显优势。
-
公开(公告)号：CN116248135A
公开(公告)日：2023-06-09
申请号：CN202310146117.X
申请日：2023-02-21
申请人： 西安空间无线电技术研究所
摘要： 本申请涉及一种星载X频段小型化数传发射机，包括：FPGA模块、高速DAC模块、X频段带通滤波器和X频段放大器；利用高速DAC输出的镜像频率产生X频段调制信号，在产生X频段调制信号时，不再需要微波调制上变频模块以及调制上变频所需的本振信号，利用DAC输出信号中的镜像频率直接产生X频段的调制信号，极大提升了系统的集成度，降低了硬件成本，在单机重量和整机集成度等方面和传统方案相比具有明显的优势。
-
-
公开(公告)号：CN117856865A
公开(公告)日：2024-04-09
申请号：CN202311798788.0
申请日：2023-12-25
申请人： 西安空间无线电技术研究所
IPC分类号： H04B7/185 , H04L1/00 , G06F30/337
摘要： 本发明提供了一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化方法，该中继终端星载ASIC芯片的LDPC T1码编码资源优化方法，包括：RAM读写控制模块、RAM调用模块、组帧模块、数据接收模块。RAM用于对接收模块处理后的待编码数据进行存储；RAM读写控制模块根据LDPC T1码指定码长和指定信息序列长度的编码需求产生对RAM的读写地址及读写使能信号；RAM调用模块根据目前状态对例化RAM进行调用，RAM大小为64b，输入输出数据位宽均为1位；组帧模块对RAM输出后的数据进行格式编排；针对以上RAM大小和数量，ASIC设计时采用底层寄存器搭建RAM的方式。
-
公开(公告)号：CN116318340A
公开(公告)日：2023-06-23
申请号：CN202310154263.7
申请日：2023-02-22
申请人： 西安空间无线电技术研究所
IPC分类号： H04B7/185 , H04L49/111 , H04L49/901 , G06F5/06 , G06F12/0866
摘要： 本申请涉及一种基于请求链路的星载多通道多速率高速数据接口系统，包括：第一级FIFO缓存，多个第二级FIFO缓存，第一级FIFO缓存通过时分的方式向多个第二级FIFO缓存传输数据，每个时隙对应一个第二级FIFO缓存，每个时隙内根据各个第二级FIFO缓存的将满状态确定是否向各个第二级FIFO缓存写数。本申请在请求链路下，使用两级FIFO缓存进行数据缓存，通过状态检测模块分时检测各个第二级FIFO缓存将满标志的方式，实现对单通道输入数据进行通道转发、基带处理、数模转换等功能，提升了星载数传系统的集成度。
-
公开(公告)号：CN113708764A
公开(公告)日：2021-11-26
申请号：CN202110871509.3
申请日：2021-07-30
申请人： 西安空间无线电技术研究所
IPC分类号： H03M1/12
摘要： 本发明公开了一种基于FPGA的多片高速DAC同步系统，包括：同步检测模块，用于对若干片高速DAC器件进行同步性检测，根据同步性检测结果，生成并输出复位使能信号；以及，生成并输出相位调整信号；DAC复位模块，用于复位信号RST的产生与相位调整；数据相位调整模块，用于根据相位调整信号对各高速DAC器件的输入数据进行相位调整；采样时钟产生模块，用于产生各高速DAC器件的采样时钟和FPGA的数据时钟；高速DAC器件，用于在相位调整后的复位信号的驱动下进行复位；以及，在采样时钟控制下，对相位调整后的输入数据进行数模转换后输出。本发明实现了多片高速DAC器件的快速同步，实时保证高速DAC器件对输入数据的正确采样。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.033 秒)
