-
公开(公告)号：CN101933234B
公开(公告)日：2013-06-26
申请号：CN200980103831.9
申请日：2009-02-06
申请人： 高通股份有限公司
发明人： 加里·约翰·巴兰坦
CPC分类号： H03M3/50
摘要： 本发明描述用于使用一阶或较高阶保持来执行数/模转换的技术，所述技术将简单的模拟电路用于信号重构并采用反馈控制技术。在一种设计中，数/模转换电路包括逆模型电路、反馈电路、零阶保持(ZOH)电路及模拟电路。所述逆模型电路处理数字输入信号且提供第一数字信号。所述反馈电路接收所述第一数字信号及来自所述模拟电路的模拟输出信号，执行低频率噪声滤波，且提供第二数字信号。所述ZOH电路使用零阶保持来将所述第二数字信号从数字转换为模拟，且提供用于所述模拟电路的模拟输入信号。所述模拟电路对所述模拟输入信号进行操作，且提供所述模拟输出信号。所述模拟电路可为具有一个或一个以上极点的简单电路。
-
公开(公告)号：CN101933234A
公开(公告)日：2010-12-29
申请号：CN200980103831.9
申请日：2009-02-06
申请人： 高通股份有限公司
发明人： 加里·约翰·巴兰坦
IPC分类号： H03M3/04
CPC分类号： H03M3/50
摘要： 本发明描述用于使用一阶或较高阶保持来执行数/模转换的技术，所述技术将简单的模拟电路用于信号重构并采用反馈控制技术。在一种设计中，数/模转换电路包括逆模型电路、反馈电路、零阶保持(ZOH)电路及模拟电路。所述逆模型电路处理数字输入信号且提供第一数字信号。所述反馈电路接收所述第一数字信号及来自所述模拟电路的模拟输出信号，执行低频率噪声滤波，且提供第二数字信号。所述ZOH电路使用零阶保持来将所述第二数字信号从数字转换为模拟，且提供用于所述模拟电路的模拟输入信号。所述模拟电路对所述模拟输入信号进行操作，且提供所述模拟输出信号。所述模拟电路可为具有一个或一个以上极点的简单电路。
-
公开(公告)号：CN1914806A
公开(公告)日：2007-02-14
申请号：CN200580003358.9
申请日：2005-01-18
申请人： 皇家飞利浦电子股份有限公司
发明人： 德克·雷夫曼 , 阿德里安努斯·J.·M.·范图伊吉勒
IPC分类号： H03M3/02
CPC分类号： H03M3/50 , H03M3/382 , H03M7/3022
摘要： DA转换器系统包括多位西格马－德耳塔调制器和DA转换器的级联。西格马－德耳塔调制器的量化噪声被隔离，在具有基本上与频率无关的信号传递函数的第二噪声整形器中，减少被隔离量化噪声的字长，并且从所述级联的量化噪声中减去隔离的字长减少的量化噪声。优选在第二噪声整形器前对隔离的量化噪声进行放大，并且优选在第二噪声整形器后对隔离的量化噪声进行衰减。
-
公开(公告)号：CN1291003A
公开(公告)日：2001-04-11
申请号：CN00128673.0
申请日：2000-09-20
申请人： 摩托罗拉公司
发明人： 迈克尔·R·梅
CPC分类号： H03M3/372 , H03M3/50 , H03M7/3026 , H03M7/304
摘要： 一种模拟/数字或数字/模拟系统,包含一个转换器。为转换器提供时钟信号,其频率为fs。频率fs是从频率为fs/N的晶体频率导出的,导出中使用了一种边沿触发的时钟倍频器,时钟倍频器将晶体频率乘以因子N。其结果是一种低成本时钟的解决方案,将时钟抖动集中在局部频率fs/N处。然后,使用Σ－Δ处理电路在时钟抖动噪声高的相同频率处设置量化噪声的零点,从而抵消了这两种类型噪声的不利的积累效果。
-
公开(公告)号：CN1015307B
公开(公告)日：1992-01-15
申请号：CN89100545.5
申请日：1989-01-24
申请人： 汤姆森消费电子有限公司
发明人： 托德·J·克里斯托弗
IPC分类号： H03M1/66
CPC分类号： H03M7/3028 , H03M3/50 , H03M7/3031 , H03M7/304
摘要： 数字-模拟转换器，它包括抽样数据西格马-德尔他调制器(16，18)，以便对待转换的各数字样值进行再次抽样和粗略量化。所述经粗略量化的样值通过(18)转换成脉冲序列，后者被加到对脉冲敏感的模拟积分器(20)，以产生足以代表所述数字信号的模拟信号。
-
公开(公告)号：CN108809319A
公开(公告)日：2018-11-13
申请号：CN201810390661.8
申请日：2018-04-27
申请人： 德州仪器公司
发明人： 约刚内森·文卡塔拉曼 , 易莎恩·米格拉尼 , 卡蒂科扬·古奈斯卡伦
IPC分类号： H03M3/00
摘要： 本发明涉及数/模转换器及操作方法。一种数/模转换器(506)包含加法器(504)，所述加法器(504)具有多个输入及耦合到所述转换器的输出的输出。所述转换器(506)进一步包含多个数/模DAC元件(640)，每一DAC元件(640)具有耦合到所述加法器(504)的输入的输出，且每一DAC元件(640)具有DAC元件输入。多个比较器(620)具有耦合到DAC元件输入的输出。每一比较器(620)的第一输入耦合到所述转换器的所述输入。每一比较器的第二输入选择性地耦合到经预先确定电压及伪随机位序列(PRBS[n])中的一者。
-
公开(公告)号：CN104969475B
公开(公告)日：2018-05-18
申请号：CN201380068474.3
申请日：2013-10-10
申请人： 思睿逻辑国际半导体有限公司
发明人： J·P·莱索
IPC分类号： H03M3/00
摘要： 本申请涉及具有改进噪声性能的数字‑模拟转换。实施方案涉及用于将数字音频信号转换为模拟音频信号的数字‑模拟转换电路(300)，其包括可在多个DAC时钟速率下操作的数字‑模拟转换器(104)。第一时钟控制器(301‑1)基于关于音频信号幅度的指示控制DAC时钟速率。对于低幅度信号(其中噪声是显要的)可增加DAC时钟速率(CK1)，以减小DAC的带内热噪声。在较高幅度，当噪声较少能听到时，DAC时钟速率可减小以避免失真。通过数字电平检测器(302)或在一些情况下通过模拟电平检测器(303)可监测音频信号的幅度。DAC可是具有输入内插器(101)的过采样DAC。转换电路还可以包括字长减小模块(102)和动态误差匹配模块(103)，它们的时钟速率也可以基于信号变化。
-
公开(公告)号：CN104811205B
公开(公告)日：2017-11-17
申请号：CN201510026128.X
申请日：2015-01-20
申请人： 联发科技股份有限公司
发明人： 曾伟信
摘要： 本发明提供一种数模转换器装置，包含数模转换器，具有输入总线端、第一输出端、第二输出端以及多个控制端，数模转换器用于生成多个电流；电阻‑电容电路，用于在校正期间形成积分器以形成Σ‑Δ模数转换器，以及用于在数模转换期间形成低通滤波器，电阻‑电容电路包含运算放大器、第一电容、第二电容、第一电阻、第二电阻、第一开关、以及第二开关；量化器，具有第一输入端、第二输入端以及输出端，且用于根据运算放大器的输出生成多个偏移值；以及控制器，具有输入端以及的输出总线端，且用于根据多个偏移值控制多个电流对运算放大器的耦合。本发明通过以上方案，可以有效地解决数模转换器中电流源的不匹配的问题，并可以节省制程面积。
-
公开(公告)号：CN104253615B
公开(公告)日：2017-10-17
申请号：CN201410292604.8
申请日：2014-06-25
申请人： 瑞昱半导体股份有限公司
发明人： 林嘉亮
IPC分类号： H03M3/02
摘要： 一种具有自我校正的三角积分调变器及其校正方法，其中三角积分调变器包括一多工器、一加总电路、一回路滤波器、一量化器、一数字模拟转换器以及一校正逻辑电路。多工器用以接收模拟输入信号与共模信号，并依照选择信号输出多工信号。加总电路用以接收多工信号与模拟反馈信号，并输出误差信号。回路滤波器用以接收误差信号，并输出滤波后信号。量化器用以接收滤波后信号，并输出原始数字输出信号。数字模拟转换器用以接收原始数字输出信号，并依照相位指示信号与旋转数信号输出模拟反馈信号与旋转后数字输出信号。校正逻辑电路用以接收旋转后数字输出信号与模式指示信号，并输出选择信号、相位指示信号、旋转数信号与校正后数字输出信号。
-
公开(公告)号：CN102714503B
公开(公告)日：2015-05-13
申请号：CN201280000230.7
申请日：2012-01-05
申请人： 联发科技(新加坡)私人有限公司
发明人： 米迦勒·A·小阿什伯恩 , 杰弗里·卡尔·吉罗 , 保罗·F·小弗格森
IPC分类号： H03M3/00
摘要： 一种装置包含一个时钟源以及一个过采样连续时钟数模转换器。当产生或者传输时钟信号时，一个噪音信号被加入到该时钟信号中。该采样连续时钟数模转换器包含：增量和调制器，用于在数字输入数据样本上执行噪音整形并提供多个中间数据样本；滤波器，用于对该中间数据样本滤波并产生滤波后的样本，该滤波器包含一个传递函数，该传递函数具有位于预定频率范围的阻带，该预定频率范围包含噪音信号或该噪音信号的一个分量的频率；以及连续时钟数模转换器，用于将滤波后的样本转换成一个模拟输出信号。
-
-
-
-
-
-
-
-
-
搜索结果
78 条记录 (耗时 0.015 秒)
