使用零状态度量值的维特比解码数据质量计算装置

    公开(公告)号:CN1167201C

    公开(公告)日:2004-09-15

    申请号:CN98103634.1

    申请日:1998-01-07

    发明人: 孔骏镇 崔圣汉

    IPC分类号: H03M13/12

    摘要: 一种使用零状态度量值的维特比解码数据质量计算装置,包括:维特比解码器、零状态度量值寄存器和质量估算单元。基于维特比解码器输出的输入解调数据的零状态度量值,在四种传输速率中确定具有最小零状态度量值的速率为实际传输速率。因此,与使用误码率作为质量估算参数的质量计算装置相比较,将零状态度量值用作质量估算参数,能正确实现质量估算,从而避免了确定传输速率方面的差错。

    纠错译码装置及纠错译码方法

    公开(公告)号:CN1138347C

    公开(公告)日:2004-02-11

    申请号:CN98104097.7

    申请日:1998-02-04

    发明人: 楢英彰

    IPC分类号: H03M13/12

    摘要: 本发明不增加计算量便能使纠错译码能力提高。解调装置1对接收数据进行解调,维特比译码装置2A根据该解调时生成的软判定信息按照维特比算法将该接收数据译码为位序列,同时对该位序列的各位附加可靠性信息。循环冗余校验装置3对译码后的位序列进行循环冗余校验,判断是否存在差错,并当未检测到差错时将该位序列作为译码数据输出,而当检测到差错时,按照进行位反转的位的可靠性信息总和变小的顺序进行位反转,直到由循环冗余校验检测不到差错时为止。因此,检出差错的情况减少,并使计算量也减少。

    采用新多项式排列结构里德-索罗门解码器及解码方法

    公开(公告)号:CN1214575A

    公开(公告)日:1999-04-21

    申请号:CN98121341.3

    申请日:1998-10-12

    发明人: 吴智成 吴圭泽

    IPC分类号: H03M13/12

    摘要: 一种里德-索罗门(RS)解码器及其解码方法,其中:运算器采用输入初始差错定位多项式和改进校正子多项式,对改进欧几里德算法的四个多项式R(x)、Q(x)、λ(x)、μ(x)进行迭代运算;排列器从左侧排列各个多项式的系数;产生器利用迭代开始控制信号,产生表示各个多项式有效部分的控制信号;提取器根据控制信号提取运算器提供的作为差错估计多项式的R(x)和作为差错定位多项式的λ(x)。因为无需附加次数比较电路和缓存次数,简化了RS解码器。

    维特比解码器
    26.
    发明公开

    公开(公告)号:CN1209693A

    公开(公告)日:1999-03-03

    申请号:CN98102382.7

    申请日:1998-06-10

    发明人: 三枝保裕

    IPC分类号: H03M13/12

    CPC分类号: H03M13/4107

    摘要: 公开了一种维特比解码器,包括插入各个计算单元之间的触发器或锁存器,用以进行路径量度值的读取处理、减法处理、加法处理、比较/选择处理、更新的路径量度值存储处理和最小路径量度值更新处理,时钟信号或两相信号的上升沿和下降沿交替用于进行计算单元的并行流水线处理。

    使用零状态度量值的维特比解码数据质量计算装置

    公开(公告)号:CN1202766A

    公开(公告)日:1998-12-23

    申请号:CN98103634.1

    申请日:1998-01-07

    发明人: 孔骏镇 崔圣汉

    IPC分类号: H03M13/12

    摘要: 一种使用零状态度量值的维特比解码数据质量计算装置,包括:维特比解码器、零状态度量值寄存器和质量估算单元。基于维特比解码器输出的输入解调数据的零状态度量值,在四种传输速率中确定具有最小零状态度量值的速率为实际传输速率。因此,与使用误码率作为质量估算参数的质量计算装置相比较,将零状态度量值用作质量估算参数,能正确实现质量估算,从而避免了确定传输速率方面的差错。

    纠错译码装置及纠错译码方式

    公开(公告)号:CN1197334A

    公开(公告)日:1998-10-28

    申请号:CN98104097.7

    申请日:1998-02-04

    发明人: 楢英彰

    IPC分类号: H03M13/12

    摘要: 本发明不增加计算量便能使纠错译码能力提高。解调装置1对接收数据进行解调,维特比译码装置2A根据该解调时生成的软判定信息按照维特比算法将该接收数据译码为位序列,同时对该位序列的各位附加可靠性信息。CRC装置3对译码后的位序列进行CRC,判断是否存在差错,并当未检测到差错时将该位序列作为译码数据输出,而当检测到差错时,按照进行位反转的位的可靠性信息总和变小的顺序进行位反转,直到由CRC检测不到差错时为止。因此,检出差错的情况减少,并使计算量也减少。

    韦特比解码器中的同步方法及装置

    公开(公告)号:CN1179036A

    公开(公告)日:1998-04-15

    申请号:CN97116208.5

    申请日:1997-08-25

    发明人: 崔荣培

    IPC分类号: H03M13/12 H03L7/00

    摘要: 一种韦特比解码器中的用于执行快速同步的同步装置,包括:一相位转动器;一解紧缩单元;一位误差计数器,用于对解码数据进行卷积编码,并与来自解紧缩单元的解紧缩数据进行比较,对获得的位误差进行计数;一存储单元,用于存储经同步后的信道的码率;及一判定单元,用于使用来自位误差计数器的计数值,检测当前接收的信道的一码率,使用检测的码率或存储在存储单元中的码率,执行相位同步和模式同步。