-
公开(公告)号：CN111724836B
公开(公告)日：2022-06-07
申请号：CN202010493002.4
申请日：2020-06-03
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： G11C11/15 , G11C11/413
摘要： 本申请涉及一种超导磁通存储单元及其读写方法，超导磁通存储单元包括存储环路、选址电路和读取电路；存储环路包括第一约瑟夫森结；第一约瑟夫森结具有偏离正弦函数的电流相位关系，通过扫描偏置电流形成稳定磁通存储回滞；选址电路，用于调节第一约瑟夫森结的临界电流，以改变存储环路的磁通存储回滞大小；读取电路，用于原位读取存储环路的磁通状态。本申请存储环路中第一约瑟夫森结的电流相位关系与正弦函数之间的偏移量可等效于存储环路的电感在形成存储回滞中的作用，如此，可以使超导磁通存储单元摆脱对于因环路电感需求而产生的最小面积限制，从而可以大幅度缩小超导磁通存储单元的面积。
-
公开(公告)号：CN114566586A
公开(公告)日：2022-05-31
申请号：CN202210245581.X
申请日：2022-03-09
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种具有NbN SNS约瑟夫森结的超导集成电路及其制作方法，该超导集成电路包括衬底、功能层、第一隔离层、第一配线部、第二配线部、第二隔离层、第一接地层及第二接地层，其中，功能层位于衬底上表面且包括底电极、结势垒层及顶电极，第一隔离层覆盖衬底上表面及功能层显露表面且设有第一接触孔及第二接触孔，第一配线部及第二配线部分别填充第一接触孔及第二接触孔，第二隔离层覆盖第一隔离层上表面及第一配线部和第二配线部显露表面且其中设有第一通孔及第二通孔，第一及第二接地层分别填充第一通孔与第二通孔。本发明通过采用较厚的金属氮化物作为结势垒层，提升了约瑟夫森结单元的临界电流密度，提高了电路的最高工作频率。
-
公开(公告)号：CN111969100B
公开(公告)日：2022-05-17
申请号：CN202010871234.9
申请日：2020-08-26
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种基于TaN的约瑟夫森结及其制备方法，制备方法包括：提供衬底，形成NbN底层膜、金属TaN势垒层以及NbN顶层膜，刻蚀定义底电极和结区，形成隔离层和配线层。本发明通过离子氮化工艺形成金属TaN势垒层，得到SNS结构约瑟夫森结，可以提高势垒层电阻率的稳定性，无需并联电阻，解决了SIS约瑟夫森结磁通噪声及集成度的问题，提高了工艺重复性以及稳定性，势垒层材料的电阻率及厚度等可通过离子氮化时间及功率等参数自由调控，有效避免了S/N界面处绝缘层的形成，表面平整度高及氮化均匀性好，改善了SNS结的特征电压IcRn很小，限制了器件的高频应用的缺陷，有利于高质量NbN SNS约瑟夫森结的研发。
-
公开(公告)号：CN114152902A
公开(公告)日：2022-03-08
申请号：CN202111467286.0
申请日：2021-12-03
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： G01R33/035
摘要： 本发明提供一种基于薄膜桥约瑟夫森结的SQUID探针及其使用方法，该结构包括：硅基底，硅基底的一端经过深硅刻蚀技术形成为针尖形状；器件探针端，包括形成在硅基底的针尖形状所在端上的一个第一SQUID；器件抵消端，包括形成在远离器件探针端的一个第二SQUID；第一反馈线圈及第二反馈线圈。SQUID探针结合深硅刻蚀技术将制备在硅基底上的器件探针端设置在硅基底的针尖形状所在端上，可精准控制第一SQUID与硅片尖端边缘的距离，从而提高SQUID与样品表面的磁耦合强度，并且在使用时可将SQUID探针结构与音叉共振结合实现精确的tip‑sample距离控制，从而大幅度提高硅基底上SQUID探针的空间分辨率；另外结合硅基底上集成的第一及第二反馈线圈可以实现探针的多功能测量。
-
公开(公告)号：CN113437209A
公开(公告)日：2021-09-24
申请号：CN202110749920.3
申请日：2021-07-02
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种亚微米堆栈结构约瑟夫森结器件及其制备方法。制备方法包括步骤：提供衬底，于衬底上形成约瑟夫森结堆栈结构；形成初始绝缘层覆盖衬底及约瑟夫森结堆栈结构；对位于约瑟夫森结堆栈结构正上方的初始绝缘层进行第一次光刻刻蚀，以形成第一绝缘环；对剩余的绝缘层进行第二次光刻刻蚀，以形成第二绝缘环；进行化学机械抛光；于剩余的绝缘层中形成接触孔；形成顶电极引出层和底电极引出层。本发明可以有效降低寄生电感以及避免在结区正上方开孔带来的漏电流和对结区尺寸的限制，为制备亚微米尺寸堆栈SNS约瑟夫森结器件提供了技术支持，还能够减小结电容，避免外部磁场噪声带来的影响，有助于提高制备良率和降低制备成本。
-
公开(公告)号：CN110739010B
公开(公告)日：2021-05-11
申请号：CN201911001686.5
申请日：2019-10-21
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种低温存储单元及存储器件，低温存储单元包括：自旋矩转移器件，自旋矩转移器件将写电流转化为自旋极化电流，并在自旋极化电流的作用下改变磁极化方向，以实现0和1的写入存储；纳米超导量子干涉器件，纳米超导量子干涉器件的接地端与自旋矩转移器件的接地端共地连接；纳米超导量子干涉器件在自旋矩转移器件磁极化方向改变的作用下发生磁通变化，从而在读电流信号偏置下实现超导态和非超导态的互相转变，实现0和1的读出。本发明的低温存储单元可以大幅降低自旋矩转移器件的电阻，从而降低低温存储单元的存储写入的功耗，读出信号与RSFQ电路信号可以达到完全兼容。
-
公开(公告)号：CN111725382A
公开(公告)日：2020-09-29
申请号：CN201910223216.7
申请日：2019-03-22
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种超导磁通量子存储单元结构及其写入和读取方法，该结构包括：约瑟夫森结存储环路，具有一个第一约瑟夫森结；发热电阻，设置于约瑟夫森结存储环路中的第一约瑟夫森结附近，用于控制约瑟夫森结的温度。通过在第一约瑟夫森结附近设置发热电阻，利用发热电阻发热来调节第一约瑟夫森结区附近的温度，从而改变其临界电流，而不需要通过外部磁场耦合来改变第一约瑟夫森结的临界电流，相对于现有技术中的外部磁场耦合的方式调制临界电流，本发明采用发热电阻调制临界电流可使得约瑟夫森结存储环路的面积大大减小；利用纳米桥结替代传统的隧道结，在获得高动态电感的同时也可以进一步减小存储环路对几何电感的需求从而减小环路面积，并且也可以缩小第一约瑟夫森结的面积。
-
公开(公告)号：CN110739010A
公开(公告)日：2020-01-31
申请号：CN201911001686.5
申请日：2019-10-21
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种低温存储单元及存储器件，低温存储单元包括：自旋矩转移器件，自旋矩转移器件将写电流转化为自旋极化电流，并在自旋极化电流的作用下改变磁极化方向，以实现0和1的写入存储；纳米超导量子干涉器件，纳米超导量子干涉器件的接地端与自旋矩转移器件的接地端共地连接；纳米超导量子干涉器件在自旋矩转移器件磁极化方向改变的作用下发生磁通变化，从而在读电流信号偏置下实现超导态和非超导态的互相转变，实现0和1的读出。本发明的低温存储单元可以大幅降低自旋矩转移器件的电阻，从而降低低温存储单元的存储写入的功耗，读出信号与RSFQ电路信号可以达到完全兼容。
-
公开(公告)号：CN107871812B
公开(公告)日：2019-11-26
申请号：CN201711008605.5
申请日：2017-10-25
申请人： 中国科学院上海微系统与信息技术研究所 , 中国科学院大学
摘要： 本发明提供一种基于3D纳米桥结的超导量子干涉滤波器及其制备方法，包括：于基片上形成第一超导材料层并图形化，形成第一电极；覆盖绝缘材料层；于绝缘材料层的表面形成第二超导材料层并图形化，形成第二电极；去除第一电极上方的绝缘材料层，于第一、第二电极之间形成绝缘夹层，剥离光刻胶；于第一电极、绝缘夹层及第二电极的上表面形成纳米线，以得到多个3D纳米桥结，两个3D纳米桥结并联形成超导量子干涉器件，多个超导量子干涉器件串联、并联或串并联形成基于3D纳米桥结的超导量子干涉滤波器。本发明将3D纳米桥结应用于SQIFs阵列，通过改变3D纳米桥结的串、并联的不同方式，来达到减小SQIFs阵列的面积，增大SQIF的集成度的目的。
-
-
-
-
-
-
-
-
搜索结果
39 条记录 (耗时 0.089 秒)
