-
公开(公告)号：CN114397038A
公开(公告)日：2022-04-26
申请号：CN202111660625.7
申请日：2021-12-30
IPC: G01K11/00
Abstract: 本发明提供了一种片上温度传感器、温度检测方法及片上系统，其中，片上温度传感器包括：波导结构；波导结构包括输入波导、输出波导、级联微环谐振器以及级联输出波导；级联微环谐振器，包括第一微环和第二微环，第一微环靠近于输入波导的输入端，第二微环靠近于输出波导的输出端，第一微环、第二微环排列设置于级联输出波导一侧，第一微环的温度灵敏度与第二微环的温度灵敏度不相同。本发明实施例中，通过优化波导结构设计，能够在降低波导结构尺寸以节省芯片设计成本的同时提升传感器灵敏度，符合当前集成电路设计的发展方向。
-
公开(公告)号：CN113657532A
公开(公告)日：2021-11-16
申请号：CN202110974305.2
申请日：2021-08-24
Applicant: 桂林电子科技大学
Abstract: 本发明公开一种电机磁瓦缺陷分类方法，首先，输入端图像通过UPM模块进行定位，通过下采样块提取图像特征，再通过上采样重构图像，生成可能存在缺陷的区域的图像，然后对重构出来的缺陷图像通过堆叠，生成包括缺陷轮廓、缺陷邻域图像和原图像的多通道特征张量。然后，将该特征张量送入DenseNet121‑B分类网络，通过四层数量不等的卷积块进行特征提取，并通过转换层对通道进行挤压激励，强迫模型提取缺陷特征，最终通过Softmax层对前向传播特征进行激活，得到预测类别概率，进而完成缺陷分类。本发明具有更强的分类能力和鲁棒性。
-
公开(公告)号：CN111314167B
公开(公告)日：2021-10-22
申请号：CN202010042847.1
申请日：2020-01-15
Applicant: 桂林电子科技大学
IPC: H04L12/26 , H04L12/721 , H04L12/751
Abstract: 本发明公开了一种片上网络中基于超立方体拓扑结构的测试规划系统及方法，包括IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，IP核提取模组提取待测电路中的测试IP核以及测试所需参数，通过IP核编码模组用超立方结构对IP核进行编码与映射，测试向量由输入端口分配模组分配到指定端口，然后路径算法模组用具有部分自适应能力的E‑cube算法规划路径，对IP核进行测试，测试结果再由具有部分自适应能力的E‑cube算法规划送到输出端口分配模组。通过减少测试过程中经过的路由器个数、IP核之间的距离以及数据传输过程中路由节点选择的多样性，减少IP核的测试时间，提高测试效率。
-
公开(公告)号：CN109188257B
公开(公告)日：2021-08-27
申请号：CN201811207917.3
申请日：2018-10-17
Applicant: 桂林电子科技大学
IPC: G01R31/3185
Abstract: 本发明提出一种嵌入式核测试封装扫描链设计方法，包括步骤(1)：算法初始化；步骤(2)：解初始化步骤(3)：如果不满足结束条件，继续，否则转到步骤(12)；步骤(4)：估计所有蜻蜓的目标函数max(si,so)的值；步骤(5)：调整食物源和敌人；步骤(6)：调整个体的分离度S、个体的走向A、个体的凝聚力C、个体的食物F、体的敌人的位置D和权重w；步骤(7)：对S、A、C、F和D进行评估；步骤(8)：调整邻域半径；步骤(9)：调整位置向量；步骤(10)：根据变量的边界验证和修改新的位置，如果新位置的值小于1，则将其值设为1，如果大于N，则将其值设置为N；步骤(11)：转到步骤(3)；步骤(12)：输出结果。
-
公开(公告)号：CN113203940A
公开(公告)日：2021-08-03
申请号：CN202110474193.4
申请日：2021-04-29
Applicant: 桂林电子科技大学
IPC: G01R31/28
Abstract: 本发明公开一种3D NoC测试规划中的并行测试方法，通过减少相同的测试数据包重复传输时间以及减少路由冲突的发生，缓解拥塞现象导致数据包等待时间从而减少IP核的测试时间，降低测试成本，提高测试效率。在相同的核或相同类型的同构核存在的情况下，可以使用多播流水线路由算法将测试数据包同时路由到相同的核，在多播路由中，测试数据从一个源节点发送到多个目标节点，且测试数据分成若干微片以流水线形式在网络中传输。对于异构核采取单播通信方式，并设计了具有部分自适应的XYZ路由算法即改进XYZ路由算法以减少数据传输时间，达到最小化测试时间与测试功耗的目的。
-
Patent Agency Ranking
公开(公告)号：CN113080924A
公开(公告)日：2021-07-09
申请号：CN202110390493.4
申请日：2021-04-12
Applicant: 桂林电子科技大学
IPC: A61B5/0531
Abstract: 本发明公开了一种用于生物电阻抗检测的电极片设计方法，基于对电极极化模型的计算，选用石墨烯为底，氧化铜为镀层构建对应的不极化电极片；根据对激励电磁波的增强效果的计算结果，采用正交双极化电极模型将构建的两个所述不极化电极片进行连接，降低电极片与皮肤接触导致的极化电位，降低测试信号对目标测试部位的信号传输衰减并提高穿透性，降低等效生物电阻抗的测量误差。
-
公开(公告)号：CN109829488B
公开(公告)日：2021-07-02
申请号：CN201910042418.1
申请日：2019-01-17
Applicant: 桂林电子科技大学
IPC: G06K9/62
Abstract: 本发明提出一种头颈部癌症局部复发预测装置，包括：数据采集模块，用于采集数据构成训练样本；分组模块，用于将所述训练样本分组为训练集和测试集；特征提取模块，用于对所述训练集进行特征提取；第一训练模块，用于接收所述特征提取模块提取的特征进行随机森林训练，得到第一随机森林分类器；第一测试模块，用于将所述测试集输入至所述第一随机森林分类器；第二训练模块，用于将所述第一随机森林分类器的输出作为输入进行随机森林训练，得到第二随机森林分类器；第二测试模块，用于将所述测试集输入至所述第二随机森林分类器。
-
公开(公告)号：CN113033661A
公开(公告)日：2021-06-25
申请号：CN202110319663.X
申请日：2021-03-25
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种基于嵌入式平台特点改进的目标检测方法，通过选择yolo作为整体结构构建目标检测模型，以CSPDarknet53作为骨干网络BackBone提取图像特征，利用所述Batch Group Normalization将新维度划分为特征组，计算整个小批和特征组，在所述Neck层只选取P3,P4,P5进行计算，结合内存访问速度、内存带宽、DRAM速度的影响，提出更适合嵌入式平台轻量型模型，结合实际嵌入式平台的运算资源设计一个结构更简单，检测速度也更快的检测方法。
-
公开(公告)号：CN106953853B
公开(公告)日：2020-12-04
申请号：CN201710141532.0
申请日：2017-03-10
Applicant: 桂林电子科技大学
IPC: H04L29/06
Abstract: 本发明公开一种片上网络千兆以太网资源节点及其工作方法，该千兆以太网资源节点由以太网模块和以太网资源网络接口组成。上述以太网模块包括UDP解包与组包模块、三速以太网IP核和三速以太网IP核控制器。UDP解包与组包模块，用于对所传数据进行UDP组包和解包处理。三速以太网IP核，用于千兆以太网MAC层数据的传输。三速以太网IP核控制器，用于设置三速以太网IP核的工作模式。上述以太网资源网络接口包括FIFO模块和RNI控制器。FIFO模块，用于对接收和发送数据的存储。RNI控制器，用于片上网络和千兆以太网之间不同协议数据的转换和转发。本发明耗费较少的FPGA资源，硬件电路简单，数据传输速率高，有效的提高了NoC和PC机间数据的通信效率。
-
公开(公告)号：CN111464891A
公开(公告)日：2020-07-28
申请号：CN202010259188.7
申请日：2020-04-03
Applicant: 桂林电子科技大学
IPC: H04Q11/00 , H04L12/771 , H04Q1/02
Abstract: 本发明公开了一种基于表面等离激元谐振器的四端口光电路由器，包括五个矩形MOS谐振器、四条直通光波导、四个输入口和四个输出口，第一端输入口到第二端输出口为第一光波导；第二端输入口到第一端输出口为第二光波导；第三端输入口到第四端输出口为第三光波导；第四端输入口到第三端输出口为第四光波导；利用MOS谐振器对特定波长的谐振特性，将MOS谐振器和光波导经过特定的组合连接，实现了具有四个双向端口的无阻塞路由交换功能的光电路由器，该路由器不仅大程度的精简了光电路由器的结构，提高了器件的利用率，减小了光路由器的面积和信号传输之间的干扰，降低了成本，而且降低了插入损耗和能耗，增强了光互连网络的可扩展性。
-
-
-
-
-
-
-
-
-
Search Results
303
records
(took 0.031 seconds)
