公开(公告)号：CN118858912A

公开(公告)日：2024-10-29

申请号：CN202310469220.8

申请日：2023-04-27

申请人： 瑞昱半导体股份有限公司

发明人： 李东振 ,  陈莹晏

IPC分类号： G01R31/317 ,  G01R31/3185

摘要： 本发明提供一种用来在多个区块电路之间进行固定型故障测试的扫描频率门控控制器以及方法。该扫描频率门控控制器包含一译码器以及多个频率门控电路，其中该译码器是用来依据一选择信号产生多个独热控制信号，该多个频率门控电路是用来依据该多个独热控制信号、一扫描致能信号以及一初始扫描频率产生多个最终扫描频率至该多个区块电路。当该扫描致能信号具有第一逻辑值时，该多个频率门控电路分别致能该多个最终扫描频率。当该扫描致能信号具有第二逻辑值时，该多个频率门控电路分别依据该多个独热控制信号控制是否致能该多个最终扫描频率。

公开(公告)号：CN114184942B

公开(公告)日：2024-10-15

申请号：CN202111518344.8

申请日：2021-12-13

申请人： 上海安路信息科技股份有限公司

发明人： 刘越洋

IPC分类号： G01R31/3177 ,  G01R31/3185 ,  G01R31/319

摘要： 本发明提供了一种FPGA内部在线逻辑分析监测电路及方法，所述FPGA内部在线逻辑分析监测电路包括状态机单元、配置单元、电路监控单元和环形存储单元，所述状态机单元通过所述配置单元与所述电路监控单元电连接，所述状态机单元用于解析输入信号并输出解析结果，所述配置单元用于根据所述解析结果对所述电路监控单元中的寄存器进行配置，所述电路监控单元用于根据获取的采样信号与配置后的寄存器输出写控制信息，所述环形存储单元用于根据所述写控制信息存储所述采样信号；所述电路监控单元包括触发比较器和存储控制器，能够存入监测触发前后的采样信号，便于观测信号触发前的状态，对采样信号进行选择性屏蔽，且有效提高了数据传输效率。

公开(公告)号：CN115453328B

公开(公告)日：2024-10-08

申请号：CN202211203339.2

申请日：2022-09-29

申请人： 北京物芯科技有限责任公司

发明人： 耿雷

IPC分类号： G01R31/28 ,  G01R31/3185

摘要： 本发明公开了一种芯片老练系统、方法、装置、设备及介质。其中，系统包括：测试控制模块和被测扫描链；被测扫描链包括N个被测芯片；测试控制模块发送端口配置信号至N个被测芯片，设置N个被测芯片的扫描链输入端和扫描链输出端；获取老练测试文件；老练测试文件中包含老练激励信号、与激励信号对应的期望响应信号；按照预设周期发送老练激励信号至第1个被测芯片；接收第N个被测芯片发送的N个被测芯片的响应信号，将N个被测芯片的响应信号与期望响应信号进行比对，确定N个被测芯片的当前测试结果。本发明实施例可以减少芯片设计的复杂度和开销，提高了测试效率，便于用户灵活配置老练实验过程中的激励信号。

公开(公告)号：CN113454471B

公开(公告)日：2024-10-01

申请号：CN202080015612.1

申请日：2020-03-13

申请人： 美商新思科技有限公司

发明人： E·吉茨达尔斯基

IPC分类号： G01R31/3185

摘要： 本文中公开了用于电路设计测试中的多个链缺陷的单次通过诊断的方法、系统和存储介质实施例。实施例包括(多个)处理器以在被测电路中选择多个扫描链并且确定至少第一扫描链中的第一缺陷和第一扫描链或第二扫描链中的第二缺陷的存在。多个扫描链可以包括每个具有相应多个扫描单元的特定扫描链。(多个)处理器可以将第一缺陷映射到第一扫描单元的第一范围，并且将第二缺陷映射到第二扫描单元的第二范围。至少部分基于失败捕获模式集合，(多个)处理器可以定位第一范围的第一扫描单元中的第一缺陷以及第一范围或第二范围的第二扫描单元中的第二缺陷。

公开(公告)号：CN118694343A

公开(公告)日：2024-09-24

申请号：CN202311588283.1

申请日：2023-11-24

申请人： 三星电子株式会社

发明人： 金纹庆 ,  严暎植 ,  元意渊 ,  曹阿拉 ,  咸东贤

IPC分类号： H03K3/027 ,  G01R31/3185 ,  G01R31/3187

摘要： 一种集成电路包括多个组合逻辑电路；扫描链式电路，所述扫描链式电路包括多个时序逻辑电路，所述多个时序逻辑电路被配置为与第一时钟信号同步地存储所述多个组合逻辑电路的输出值并且与第二时钟信号同步地顺序地提供在第一时间点处存储的第一输出值；以及控制电路，所述控制电路被配置为接收所述第一输出值作为输入值，并且将所述输入值顺序地提供给所述扫描链式电路。所述多个时序逻辑电路被配置为在经过所述第二时钟信号的第一周期时发生的第二时间点处存储第一输入值。所述第一输入值与所述第一输出值相同。

公开(公告)号：CN118661106A

公开(公告)日：2024-09-17

申请号：CN202180105422.3

申请日：2021-12-07

申请人： 西门子工业软件有限公司

发明人： 贾纳兹·拉杰斯基 ,  格热戈什·马努加尔斯基 ,  杰吉·泰泽尔 ,  B·维尔德扎克

IPC分类号： G01R31/3185

摘要： 一种电路包括：包括扫描单元的扫描链，所述扫描链被配置为移入测试向量中，将所述测试向量应用于所述电路，捕获所述电路的测试响应，并移出所述测试响应；解压缩器，其被配置为将压缩的测试向量解压缩为测试向量；以及测试响应压缩器，其被配置为压缩所述测试响应，所述测试响应压缩器包括：第一X掩码电路，其被配置为基于第一掩码信息对所述测试响应中的一些X位进行掩码，所述第一掩码信息保持不变，同时将对每个所述测试向量的测试响移出，所述第一掩码信息对于至少两个所述测试向量是不同的；和第二X掩码电路，其被配置为基于第二掩码信息对所述测试响应中的其余X位进行掩码。

公开(公告)号：CN118655453A

公开(公告)日：2024-09-17

申请号：CN202411150174.6

申请日：2024-08-21

申请人： 西安简矽技术有限公司

发明人： 徐润智

IPC分类号： G01R31/3185

摘要： 本公开提供了一种数据处理方法、装置、电子设备及计算机可读存储介质，属于集成电路芯片设计技术领域，该方法包括：获取一次允许输入的测试向量的目标位数和测试扫描链的目标数量；根据目标位数和目标数量，确定测试向量每位后添加的填充值的数量。该方法能够自适应调整测试向量中填充值的数量，以平衡被测芯片的能耗和测试覆盖率。

公开(公告)号：CN118091387B

公开(公告)日：2024-09-10

申请号：CN202410505843.0

申请日：2024-04-25

申请人： 北京芯驰半导体科技股份有限公司

发明人： 纪璐璐

IPC分类号： G01R31/3185

摘要： 本申请提供了一种调节扫描测试电路的方法、扫描测试电路及芯片，调节扫描测试电路的方法包括：在电路中插入扫描测试链；利用测试生成工具生成针对所述电路的测试模式，测试模式包括对所述电路中各节点的激励信号；加载测试模式至所述扫描测试链；将电路的输入信号传输至扫描测试链的第一个触发器，通过移位操作将输入信号从第一个触发器传递至最后一个触发器；确定测试模式中电路的输出信号，基于输出信号判断电路是否满足电路的设计需求；若电路不满足设计需求，确定电路对应的时钟集合中每个时钟驱动的寄存器数量；若第一时钟驱动的寄存器数量大于寄存器阈值，则控制所述第一时钟对应的延时电路导通。

公开(公告)号：CN110780190B

公开(公告)日：2024-09-06

申请号：CN201910688164.0

申请日：2019-07-26

申请人： 恩智浦有限公司

发明人： 刘晓群 ,  赛马克·德尔沙特伯 ,  艾哈迈德·亚兹迪

IPC分类号： G01R31/3185 ,  G01R31/319

摘要： 一种电子电路，其包括均衡器电路、整流器电路、复本电路和比较器电路，所述均衡器电路用于输入差分信号；所述整流器电路用于接收所述差分信号并输出第一电流和第二电流；所述复本电路用于接收差分阈值信号并输出第三电流和第四电流，以补偿所述第一和第二电流中的PVT变化；所述比较器电路被配置成比较基于所述第一、第二、第三和第四电流产生的差分电压，以确定所述电子电路的信号丢失事件。

公开(公告)号：CN118468776A

公开(公告)日：2024-08-09

申请号：CN202310152290.0

申请日：2023-02-08

申请人： 华为技术有限公司

发明人： 黄宇 ,  王柳峥 ,  王亚宁

IPC分类号： G06F30/333 ,  G01R31/3177 ,  G01R31/3185

摘要： 本公开的实施例提供了用于扫描测试的电路系统、方法、装置、介质和程序产品，涉及芯片设计工具领域。所提供的电路系统包括第一观测单元以及与第一观测单元串联连接以形成具有反馈路径的多输入特征寄存器(multi‑input signature register,MISR)的第二观测单元。第一观测单元被配置为在测试响应压缩模式中，至少基于第一移位值和待测电路中的第一观测点处的值，生成第一扫描观测值。第二观测单元被配置为在测试响应压缩模式中，基于第一扫描观测值、第二移位值和待测电路中的第二观测点处的值，生成第二扫描观测值。以此方式，通过在移位周期中捕获待测电路中的观测点处的多个值，并且将多个值压缩为用于观测故障的扫描观测值，可以提高芯片测试的效率。