一种基于HINOC协议的拆帧重排序队列的动态缓存控制方法及系统

    公开(公告)号:CN114401072A

    公开(公告)日:2022-04-26

    申请号:CN202111513057.8

    申请日:2021-12-12

    摘要: 本发明属于HINOC系统拆帧技术领域,公开了一种基于HINOC协议的拆帧重排序队列的动态缓存控制方法及系统,采用状态机上线拆帧的设备号;根据配置信息生成拆帧已上线设备的缓存地址链表信息;当HB接收到来自不同HM的HIMAC帧时,根据收到的帧序号计算该帧在重排序队列中的位置x_s_ph_mod,并根据计算出的队列位置信息得到BDG偏移地址bdg_base_addr以及在BDG内部的缓存描述符BD偏移地址bd_offset_addr;预拆帧模块将检测重排序好的HIMAC队列,每检测到拥有HIMAC帧尾的分片时,向拆帧逻辑发送拆帧指令。本发明提高缓存利用率,保障在调制格式差异更大信道上两端设备的服务质量。

    具有端口汇聚功能的Crossbar流量反压控制方法

    公开(公告)号:CN110336756B

    公开(公告)日:2022-04-05

    申请号:CN201910604263.6

    申请日:2019-07-05

    摘要: 本发明公开了一种具有端口汇聚功能的Crossbar流量反压控制方法。主要解决现有技术对具有端口汇聚功能的Crossbar交换架构要进行输出端口的流量控制时产生的排头阻塞的问题。其实现方案是:1)基于令牌桶算法实现流量控制,引入令牌注入周期与注入令牌数,最大令牌数相结合的方式实现用户自定义流控速率等级;2)判断令牌桶中令牌数,产生流量控制反馈信号;3)根据流量控制反馈信号对具有端口汇聚功能的交叉结点阵列Crossbar进行输入输出处理。本发明实现了不同设备速率的适配,避免了输出端口的排头阻塞,可用于具有端口汇聚功能的Crossbar交换机中的流量控制及防止排头阻塞的反压控制。

    一种智能网卡快速DMA设计方法、系统、设备及终端

    公开(公告)号:CN113986791A

    公开(公告)日:2022-01-28

    申请号:CN202111071199.3

    申请日:2021-09-13

    IPC分类号: G06F13/28 G06F9/54 H04L47/10

    摘要: 本发明属于智能网卡技术领域,公开了一种智能网卡快速DMA设计方法、系统、设备及终端,所述智能网卡快速DMA,包括H2CDoorBell寄存器,H2C流控调度,H2C描述符引擎,H2CCMPT引擎,C2HDoorBell寄存器,C2H流控调度,C2H描述符缓存对列,C2H描述符引擎,C2HCMPT引擎,中断处理模块。本发明的多种描述符的适应场景及处理流程,使网卡的适应场景更加丰富,有效解决传统QDMA短包效率低等问题,为大数量设备提供有效可行的方案;实现方式更定制化,为TOE业务提供较好服务;建立Session和队列的有效关联,为智能网卡间的Session会话提供良好的快速DMA服务。

    面向高速TTE级联网络1588同步方法、系统、装置

    公开(公告)号:CN111800213B

    公开(公告)日:2021-10-26

    申请号:CN202010563735.0

    申请日:2020-06-19

    IPC分类号: H04J3/06

    摘要: 本发明属于网络通信技术领域,公开了一种面向高速TTE级联网络1588同步方法、系统、装置,端口计算链路延迟,交换节点接收数据帧,打取接收时间戳,解析同步帧Sync并提取帧内容,缓存时间戳信息,计算时间偏差,校正本地时钟,同步帧Sync转发至发送端口,发送仲裁,发送解析并缓存帧类型,MAC发送处理,打取发送时间戳,提取缓存的发送帧类型,修改Sync帧修正域,完成透明传输。本发明采用在数据链路层对数据帧类型进行解析,再进行MAC发送处理的方式,使得同步帧即将传入高速网口时能快速进行时间戳修正;同时设计交换节点采用透明时钟加普通从时钟工作模式,提高了同步方案的通用性与功能多样性。

    一种速率受限业务规划调度的系统、方法及应用

    公开(公告)号:CN113141320A

    公开(公告)日:2021-07-20

    申请号:CN202110225492.4

    申请日:2021-03-01

    IPC分类号: H04L12/863 H04L12/815

    摘要: 本发明属于速率受限业务调度技术领域,公开了一种速率受限业务规划调度的系统、方法及应用,所述速率受限业务规划调度方法按业务规划表来进行规划,根据调度表,控制每条速率受限业务的周期和偏移参数,对速率受限业务进行调度。所述速率受限业务规划调度系统包括:队列管理模块、发送调度模块、BAG表、RC发送调度表;其中,所述发送调度模块包括:RC流量整形模块、RC调度模块和BE与同步调度模块。本发明通过实现速率受限业务规划调度的系统和方法,保留其灵活性的特点,同时可控性与确定性更强;在有规划的处理速率受限RC业务的同时,还能不冲突的处理固定性业务与普通以太网BE业务,满足不同业务需求,还能更大限度地提升带宽利用率。

    一种数据包二级缓存方法、系统及应用

    公开(公告)号:CN113032295A

    公开(公告)日:2021-06-25

    申请号:CN202110212803.3

    申请日:2021-02-25

    摘要: 本发明属于数据交换技术领域,公开了一种数据包二级缓存方法、系统及应用,所述二级缓存方法利用片外的DDR,同时在缓存管理上提出了二级缓存分配的方式对片外DDR的缓存空间进行管理;二级缓存适用的场景为多路物理层传输通道(以下简称PHY)分别对队列管理提出组播出队请求,某个PHY准备好了直接将队列管理中的组播帧转发到PHY中,片内按照PHY存多份组播帧。本发明为了解决组播帧需要在队列管理模块中重复存储所造成的资源浪费问题,创建了组播掩码表,组播的数据在片外DDR只需要存储一份即可,大大减少了存储数据帧的开销。本发明涉及支持组播的二级缓存装置及方法;适用于通信网络中网络节点基于QOS机制的缓存管理模块。

    在TTE网络中避免TT业务与ET业务输出冲突的方法

    公开(公告)号:CN108777609B

    公开(公告)日:2021-05-14

    申请号:CN201810508063.6

    申请日:2018-05-24

    IPC分类号: H04L5/00

    摘要: 本发明公开了一种在TTE网络中避免TT业务与ET业务输出冲突的方法,主要解决现有时间触发以太网中业务传输冲突的问题。其方案是:在时间窗口内传输TT业务,在非时间窗口传输ET业务;根据传输业务需求及状况确定传输操作:若有TT业务需要传输,且当前时间处于时间窗口,则直接传输TT业务;若有TT业务需传输,且当前时间不处于时间窗口,则等到下一个时间窗口再传输该业务;若有ET业务需传输,且传输时间与时间窗口冲突,则等待冲突过去再传输该业务;若有ET业务需要传输,且传输时间与时间窗口不冲突,则直接传输该业务。本发明避免了TT业务和ET业务的输出冲突,提高了TTE网络的时间灵敏度,可应用于网络的数据传输。

    一种队列管理中挤占处理方法、系统、存储介质及应用

    公开(公告)号:CN112787956A

    公开(公告)日:2021-05-11

    申请号:CN202110131937.2

    申请日:2021-01-30

    摘要: 本发明属于无线通信技术领域,公开了一种队列管理中挤占处理方法、系统、存储介质及应用,在分组入队时,判断当前数据帧目的端口可用的缓存空间剩余量;判断当前数据帧目的端口缓存空间存储的数据帧的优先级;当判断为挤占的高优先级数据帧成功入队后,经过当前数据帧目的端口缓存空间存储的数据帧的优先级的判断需要进行挤占,提取数据帧中目的端口,帧长,优先级信息,写为挤占信息表中对应的值;更新挤占信息表;当挤占有效时读取挤占信息表,对各个优先级进行出队调度。本发明保证极限状态下每个端口的缓存足以存下一个最长数据帧,以备高优先级进行挤占;在进行流控或者输入流量超过交换机容量时,尽可能保证到来的高优先级数据帧入队。

    基于Mac地址划分的虚拟局域网数据处理方法

    公开(公告)号:CN108683580B

    公开(公告)日:2020-11-03

    申请号:CN201810509360.2

    申请日:2018-05-24

    IPC分类号: H04L12/46

    摘要: 本发明公开了一种基于Mac地址划分的虚拟局域网数据处理方法,主要解决现有技术中无法保证虚拟局域网用户的移动性和非法用户访问虚拟局域网的问题。其实现方案是:采用地址遍历的方式,根据数据帧的源Mac地址对虚拟局域网标签信息查找表进行表项匹配,以完成查表结果与源Mac地址的匹配;然后将虚拟标签信息作为寻址地址与虚拟局域网信息查找表进行表项匹配,完成查表结果与虚拟标签的匹配;再根据数据帧虚拟标签的属性对untag数据帧进行untag数据帧转发,对tag数据帧进行tag数据帧转发。本发明避免了虚拟局域网外的非法用户成为虚拟局域网内合法成员的可能,提升了以太网交换网络的整体安全性,可应用于虚拟局域网中。

    快速获取数字门级电路内部节点仿真状态的方法

    公开(公告)号:CN107256303B

    公开(公告)日:2020-08-11

    申请号:CN201710419385.9

    申请日:2017-06-06

    IPC分类号: G06F30/39 G06F30/3308

    摘要: 本发明公开了一种快速获取数字门级电路内部节点仿真状态的方法。主要解决现有技术在门级网表的仿真验证方面难度大和消耗时间长的问题。其包括:1)根据给定的门级电路,得到门极电路的外部输入、外部输出以及内部节点的连接关系;2)用硬件语言描述门级电路逻辑关系,生成门级电路逻辑描述文件;3)根据1)的连接关系,将门级电路转换成RTL级描述单元;4)根据门极电路的连接关系,用软件语言生成仿真测试文件;5)将步骤2)至步骤4)生成的文件加入到商用仿真软件中仿真,得到门级电路内部节点的仿真状态。本发明大大减少了仿真的复杂度和时间,提高了门级网表仿真的准确性,可用于门级网表关键节点的提取及加速门级网表的仿真验证。