-
公开(公告)号：CN112084136B
公开(公告)日：2022-06-21
申请号：CN202010718587.5
申请日：2020-07-23
Applicant: 西安电子科技大学
IPC: G06F15/78 , G06F16/901
Abstract: 本发明属于数据交换技术领域，公开了一种队列缓存管理方法、系统、存储介质、计算机设备及应用，将经过流分类和分组处理之后的数据帧在进入队列缓存管理模块之前进行组帧，将变长的以太网数据帧组帧成为长度固定字节的定长帧，通过将片内Block RAM增加外围控制实现成可配置多路FIFO队列用来存储定长帧。本发明采用整块BlockRAM存储不同队列的定长帧，并通过可配置的方式选择存储区域对外呈现成为一整块RAM或者多个FIFO队列，根据存储区域选择合适的存储方案，提高了存储资源的利用率，提高数据帧的处理及转发效率。本发明可以尽量避免内部碎片的产生，提高了系统的整体速率；极大地提高了存储资源的利用率。
-
公开(公告)号：CN111131089B
公开(公告)日：2021-07-27
申请号：CN201911348930.5
申请日：2019-12-24
Applicant: 西安电子科技大学
IPC: H04L12/931 , H04L12/861
Abstract: 本发明公开了一种改善多播业务HOL阻塞的队列管理方法，其实现方案是：接收多播数据帧并获取帧信息；通过入队申请后为其分配存储空间并搬移到缓存区，写调度信息到第一级多播发送调度队列；优先读取第二级多播发送调度队列，若第二次转发调度信息中目的端口都空闲，则转发该数据帧，否则，读取第一次转发调度信息：若第一次转发调度信息中目的端口都空闲，则转发数据帧并释放缓存区；若第一次转发调度信息中目的端口部分空闲，则转发数据帧，并记录未转发的目的端口以及其余调度信息到第二级多播发送调度队列。本发明能有效改善多播业务HOL阻塞，提高多播数据帧的转发效率，同时保证多播数据帧的转发不会乱序，可以用于交换网络中。
-
公开(公告)号：CN112272128A
公开(公告)日：2021-01-26
申请号：CN202011028386.9
申请日：2020-09-26
Applicant: 西安电子科技大学
Abstract: 本发明属于网络数据处理技术领域，公开了一种HINOC组帧方法、系统、介质、计算机设备及应用，依靠三个状态机进行碎片信息的提取、判断、更新和帧数据的写入和读出，以及依靠三种组帧逻辑实现数据的组帧。系统包括：碎片信息预处理模块，实现碎片信息提取、判断、更新和BD申请；碎片数据处理模块，实现碎片数据和新EMAC帧数据的拼接、写入；组帧数据处理模块，组帧数据的读出和组帧。在第二级流水状态机从ENCAP_WRAM_IDLE状态跳出时判断此次轮询到乒乓fifo的EMAC帧是否要组帧以及要组帧的类型，然后在EMAC帧从碎片数据ram A口写入的同时从B口读出需要用于组帧的数据输入到对应的组帧逻辑中进行组帧。
-
公开(公告)号：CN111782578A
公开(公告)日：2020-10-16
申请号：CN202010472188.5
申请日：2020-05-29
Applicant: 西安电子科技大学
IPC: G06F15/78 , G06F12/0875 , G06F12/0879
Abstract: 本发明属于数据交换技术领域，公开了一种缓存控制方法、系统、存储介质、计算机设备及应用，将一块BlockRAM控制成多个三通道同步FIFO使用，数据帧入队时首先写入对应片内FIFO，片内FIFO写满之后，将数据写入片外DDR；将DDR存储空间划分为L个具有连续地址的区域块，数据出队时，从对应片内FIFO读出数据的同时将k个连续的数据帧从DDR搬移至片内FIFO。本发明提高了分组处理单元处理速度和抗流量突发能力，增大DDR带宽利用率，减少DDR读数据的时间延迟。本发明加快了交换单元处理速度，实现较高的DDR带宽利用率，减少DDR器件带来的绝对延时对交换单元处理时间的影响。
-
公开(公告)号：CN113032295B
公开(公告)日：2022-08-16
申请号：CN202110212803.3
申请日：2021-02-25
Applicant: 西安电子科技大学
IPC: G06F12/0897 , G06F5/06 , G06F9/50 , G06F3/06
Abstract: 本发明属于数据交换技术领域，公开了一种数据包二级缓存方法、系统及应用，所述二级缓存方法利用片外的DDR，同时在缓存管理上提出了二级缓存分配的方式对片外DDR的缓存空间进行管理；二级缓存适用的场景为多路物理层传输通道(以下简称PHY)分别对队列管理提出组播出队请求，某个PHY准备好了直接将队列管理中的组播帧转发到PHY中，片内按照PHY存多份组播帧。本发明为了解决组播帧需要在队列管理模块中重复存储所造成的资源浪费问题，创建了组播掩码表，组播的数据在片外DDR只需要存储一份即可，大大减少了存储数据帧的开销。本发明涉及支持组播的二级缓存装置及方法；适用于通信网络中网络节点基于QOS机制的缓存管理模块。
-
Patent Agency Ranking
公开(公告)号：CN112272128B
公开(公告)日：2021-09-07
申请号：CN202011028386.9
申请日：2020-09-26
Applicant: 西安电子科技大学
Abstract: 本发明属于网络数据处理技术领域，公开了一种HINOC组帧方法、系统、介质、计算机设备及应用，依靠三个状态机进行碎片信息的提取、判断、更新和帧数据的写入和读出，以及依靠三种组帧逻辑实现数据的组帧。系统包括：碎片信息预处理模块，实现碎片信息提取、判断、更新和BD申请；碎片数据处理模块，实现碎片数据和新EMAC帧数据的拼接、写入；组帧数据处理模块，组帧数据的读出和组帧。在第二级流水状态机从ENCAP_WRAM_IDLE状态跳出时判断此次轮询到乒乓fifo的EMAC帧是否要组帧以及要组帧的类型，然后在EMAC帧从碎片数据ram A口写入的同时从B口读出需要用于组帧的数据输入到对应的组帧逻辑中进行组帧。
-
公开(公告)号：CN112953860B
公开(公告)日：2022-11-15
申请号：CN202110114965.3
申请日：2021-01-26
Applicant: 西安电子科技大学
IPC: H04L49/9057 , H04L47/43 , H04L69/22 , H04L69/18
Abstract: 本发明属于HINOC3.0系统拆帧技术领域，公开了一种兼容HINOC2.0和3.0协议的拆帧控制方法、系统、存储介质、终端及应用，通过两段流水实现重排序功能的架构；通过两段流水实现拆帧功能的架构。支持10Gbps的速率，架构设计中充分运用了流水化设计；支持多种HINOC帧格式，架构设计中考虑各种HINOC帧格式的共性和差异以减小代码设计的复杂度；支持各种由物理信道导致错误的HINOC帧的处理，架构设计中把非HINOC 3.0的单播帧人为的添加序号重排序操作，滤除多种错误；支持各种信息帧处理，在重排序中对信息帧进行“透明传输”，把信息帧当成中间碎片重排序；减小了大位宽给拆帧装置的拼接带来的复杂度。
-
公开(公告)号：CN113032295A
公开(公告)日：2021-06-25
申请号：CN202110212803.3
申请日：2021-02-25
Applicant: 西安电子科技大学
IPC: G06F12/0897 , G06F5/06 , G06F9/50 , G06F3/06
Abstract: 本发明属于数据交换技术领域，公开了一种数据包二级缓存方法、系统及应用，所述二级缓存方法利用片外的DDR，同时在缓存管理上提出了二级缓存分配的方式对片外DDR的缓存空间进行管理；二级缓存适用的场景为多路物理层传输通道(以下简称PHY)分别对队列管理提出组播出队请求，某个PHY准备好了直接将队列管理中的组播帧转发到PHY中，片内按照PHY存多份组播帧。本发明为了解决组播帧需要在队列管理模块中重复存储所造成的资源浪费问题，创建了组播掩码表，组播的数据在片外DDR只需要存储一份即可，大大减少了存储数据帧的开销。本发明涉及支持组播的二级缓存装置及方法；适用于通信网络中网络节点基于QOS机制的缓存管理模块。
-
公开(公告)号：CN111131089A
公开(公告)日：2020-05-08
申请号：CN201911348930.5
申请日：2019-12-24
Applicant: 西安电子科技大学
IPC: H04L12/931 , H04L12/861
Abstract: 本发明公开了一种改善多播业务HOL阻塞的队列管理方法，其实现方案是：接收多播数据帧并获取帧信息；通过入队申请后为其分配存储空间并搬移到缓存区，写调度信息到第一级多播发送调度队列；优先读取第二级多播发送调度队列，若第二次转发调度信息中目的端口都空闲，则转发该数据帧，否则，读取第一次转发调度信息：若第一次转发调度信息中目的端口都空闲，则转发数据帧并释放缓存区；若第一次转发调度信息中目的端口部分空闲，则转发数据帧，并记录未转发的目的端口以及其余调度信息到第二级多播发送调度队列。本发明能有效改善多播业务HOL阻塞，提高多播数据帧的转发效率，同时保证多播数据帧的转发不会乱序，可以用于交换网络中。
-
公开(公告)号：CN111782578B
公开(公告)日：2022-07-12
申请号：CN202010472188.5
申请日：2020-05-29
Applicant: 西安电子科技大学
IPC: G06F15/78 , G06F12/0875 , G06F12/0879
Abstract: 本发明属于数据交换技术领域，公开了一种缓存控制方法、系统、存储介质、计算机设备及应用，将一块BlockRAM控制成多个三通道同步FIFO使用，数据帧入队时首先写入对应片内FIFO，片内FIFO写满之后，将数据写入片外DDR；将DDR存储空间划分为L个具有连续地址的区域块，数据出队时，从对应片内FIFO读出数据的同时将k个连续的数据帧从DDR搬移至片内FIFO。本发明提高了分组处理单元处理速度和抗流量突发能力，增大DDR带宽利用率，减少DDR读数据的时间延迟。本发明加快了交换单元处理速度，实现较高的DDR带宽利用率，减少DDR器件带来的绝对延时对交换单元处理时间的影响。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.035 seconds)
