-
公开(公告)号：CN111782578B
公开(公告)日：2022-07-12
申请号：CN202010472188.5
申请日：2020-05-29
申请人： 西安电子科技大学
IPC分类号： G06F15/78 , G06F12/0875 , G06F12/0879
摘要： 本发明属于数据交换技术领域，公开了一种缓存控制方法、系统、存储介质、计算机设备及应用，将一块BlockRAM控制成多个三通道同步FIFO使用，数据帧入队时首先写入对应片内FIFO，片内FIFO写满之后，将数据写入片外DDR；将DDR存储空间划分为L个具有连续地址的区域块，数据出队时，从对应片内FIFO读出数据的同时将k个连续的数据帧从DDR搬移至片内FIFO。本发明提高了分组处理单元处理速度和抗流量突发能力，增大DDR带宽利用率，减少DDR读数据的时间延迟。本发明加快了交换单元处理速度，实现较高的DDR带宽利用率，减少DDR器件带来的绝对延时对交换单元处理时间的影响。
-
公开(公告)号：CN114401072A
公开(公告)日：2022-04-26
申请号：CN202111513057.8
申请日：2021-12-12
申请人： 西安电子科技大学
IPC分类号： H04L1/00 , H04L61/58 , H04L69/22 , H04L101/622
摘要： 本发明属于HINOC系统拆帧技术领域，公开了一种基于HINOC协议的拆帧重排序队列的动态缓存控制方法及系统，采用状态机上线拆帧的设备号；根据配置信息生成拆帧已上线设备的缓存地址链表信息；当HB接收到来自不同HM的HIMAC帧时，根据收到的帧序号计算该帧在重排序队列中的位置x_s_ph_mod，并根据计算出的队列位置信息得到BDG偏移地址bdg_base_addr以及在BDG内部的缓存描述符BD偏移地址bd_offset_addr；预拆帧模块将检测重排序好的HIMAC队列，每检测到拥有HIMAC帧尾的分片时，向拆帧逻辑发送拆帧指令。本发明提高缓存利用率，保障在调制格式差异更大信道上两端设备的服务质量。
-
公开(公告)号：CN115460111B
公开(公告)日：2023-07-25
申请号：CN202210888212.2
申请日：2022-07-26
申请人： 西安电子科技大学
IPC分类号： H04L43/0876 , H04L43/04
摘要： 本发明公开了一种基于HINOC协议的Top‑k流的统计方法及其系统，涉及HINOC系统网络测量技术领域，包括：对以太网数据流进行特征提取，得到五元组信息，依据五元组信息对业务流进行分类，按照流的特征字段进行编码，得到标识流；采用多层级数据结构和多数投票算法结合的方式，得到Top‑k流的统计结果；采用状态机查询和更新Top‑k流的统计结果；处理器可根据特定的需求查询对应方案的Top‑k流的统计结果。本申请可以实现高性能、高空间利用率的流量统计算法。
-
公开(公告)号：CN115460111A
公开(公告)日：2022-12-09
申请号：CN202210888212.2
申请日：2022-07-26
申请人： 西安电子科技大学
IPC分类号： H04L43/0876 , H04L43/04
摘要： 本发明公开了一种基于HINOC协议的Top‑k流的统计方法及其系统，涉及HINOC系统网络测量技术领域，包括：对以太网数据流进行特征提取，得到五元组信息，依据五元组信息对业务流进行分类，按照流的特征字段进行编码，得到标识流；采用多层级数据结构和多数投票算法结合的方式，得到Top‑k流的统计结果；采用状态机查询和更新Top‑k流的统计结果；处理器可根据特定的需求查询对应方案的Top‑k流的统计结果。本申请可以实现高性能、高空间利用率的流量统计算法。
-
公开(公告)号：CN114401235B
公开(公告)日：2024-03-08
申请号：CN202111538447.0
申请日：2021-12-15
申请人： 西安电子科技大学
IPC分类号： H04L47/625 , H04L47/6275 , H04L49/9015
-
公开(公告)号：CN114401072B
公开(公告)日：2024-02-06
申请号：CN202111513057.8
申请日：2021-12-12
申请人： 西安电子科技大学
IPC分类号： H04L1/00 , H04L61/58 , H04L69/22 , H04L101/622
摘要： 本发明属于HINOC系统拆帧技术领域，公开了一种基于HINOC协议的拆帧重排序队列的动态缓存控制方法及系统，采用状态机上线拆帧的设备号；根据配置信息生成拆帧已上线设备的缓存地址链表信息；当HB接收到来自不同HM的HIMAC帧时，根据收到的帧序号计算该帧在重排序队列中的位置x_s_ph_mod，并根据计算出的队列位置信息得到BDG偏移地址bdg_base_addr以及在BDG内部的缓存描述符BD偏移地址bd_offset_addr；预拆帧模块将检测重排序好的HIMAC队列，每检测到拥有HIMAC帧尾的分片时，向拆帧逻辑发送拆帧指令。本发明提高缓存利用率，保障在调制(56)对比文件Yijin Zhao;Yin Xu;Kang Zhao;Dazhi He;Wenjun Zhang;Hongbin Li;Jingfei Cui.Highthroughput LDPC code and decoder designfor HINOC 2.0 systems《.2015 IEEEInternational Symposium on BroadbandMultimedia Systems and Broadcasting》.2015,全文.欧阳峰;李婷婷;金淼;郭乐.基于UVM的HIMAC验证平台的设计《.电视技术》.2017,(Z2),全文.
-
公开(公告)号：CN114401235A
公开(公告)日：2022-04-26
申请号：CN202111538447.0
申请日：2021-12-15
申请人： 西安电子科技大学
IPC分类号： H04L47/625 , H04L47/6275 , H04L49/9015
摘要： 本发明属于数据交换技术领域，公开了一种队列管理中重载处理方法、系统、介质、设备及应用，判断当前入队高优先级数据帧对应节点长度和队列长度是否符合门限要求；判断共享缓存区剩余容量；当对应节点长度、队列长度符合门限要求，共享缓存区剩余容量不够时判断能否重载；当高优先级数据帧重载判断通过后，确定被重载的目标队列；读取被重载的目标队列长度、链表和队首信息，更新入队高优先级帧对应节点长度、队列长度、链表和队尾信息；当高优先级数据帧成功入队后，更新被重载目标队列的节点长度、队列长度和链表信息，重载完成。本发明能够保证当链路中数据流很大且存储空间不足时高优先级帧仍可正常入队，保障较高和较低优先级业务带宽。
-
公开(公告)号：CN111782578A
公开(公告)日：2020-10-16
申请号：CN202010472188.5
申请日：2020-05-29
申请人： 西安电子科技大学
IPC分类号： G06F15/78 , G06F12/0875 , G06F12/0879
摘要： 本发明属于数据交换技术领域，公开了一种缓存控制方法、系统、存储介质、计算机设备及应用，将一块BlockRAM控制成多个三通道同步FIFO使用，数据帧入队时首先写入对应片内FIFO，片内FIFO写满之后，将数据写入片外DDR；将DDR存储空间划分为L个具有连续地址的区域块，数据出队时，从对应片内FIFO读出数据的同时将k个连续的数据帧从DDR搬移至片内FIFO。本发明提高了分组处理单元处理速度和抗流量突发能力，增大DDR带宽利用率，减少DDR读数据的时间延迟。本发明加快了交换单元处理速度，实现较高的DDR带宽利用率，减少DDR器件带来的绝对延时对交换单元处理时间的影响。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.029 秒)
