-
公开(公告)号：CN119473707A
公开(公告)日：2025-02-18
申请号：CN202411243693.7
申请日：2024-09-05
Applicant: 北京智芯微电子科技有限公司 , 西北工业大学
Abstract: 本申请公开了一种处理器的故障处理方法、芯片、故障处理装置、容错系统、电子设备及存储介质。故障处理方法包括：在由第一时段切换至第二时段的第一时刻，获取处理器在第一时段内对存储器执行的第一访问请求，处理器在第一时段内处于第一状态，处理器在第二时段内处于第二状态；确定第一访问请求执行读取请求和写入请求的先后顺序；在第一访问请求先执行读取请求后执行写入请求的情况下，读取第一数据，以使处理器再次执行第一访问请求的读取请求，第一数据为处理器第一时段内读取的数据。故障处理方法在确定处理器存在读后写访存冲突的风险较高的情况下，处理器可以读取第一数据，解决了在处理器出现的读后写访存冲突的技术问题。
-
公开(公告)号：CN115470899A
公开(公告)日：2022-12-13
申请号：CN202211420171.0
申请日：2022-11-15
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及计算机处理技术领域，具体涉及一种电力设备处理加速方法、装置、设备、芯片及介质，所述电力设备处理加速方法包括：根据所述智能芯片中神经网络的硬件结构、神经网络中神经元的关键性和所述神经网络处理的数据的数据类型特性，确定所述神经网络中各层的脆弱因子；根据所述神经网络中各层的权重，确定所述神经网络中各层的第一调节因子；根据所述神经网络中各层的脆弱因子和第一调节因子，确定所述神经网络中各层的量化位数；根据确定的所述量化位数对所述神经网络进行量化，以使包括具有所述神经网络的智能芯片的电力设备在实现处理加速的同时提高可靠性。
-
公开(公告)号：CN118746319A
公开(公告)日：2024-10-08
申请号：CN202410747504.3
申请日：2024-06-11
Applicant: 北京智芯微电子科技有限公司
IPC: G01D18/00
Abstract: 本发明实施例提供一种旋转变压器的相位补偿方法、装置及芯片，属于芯片技术领域。所述方法包括：S1，获取旋转变压器的激励信号以及关联于反馈信号的合成信号；S2，将所述激励信号与所述合成信号相乘，以得到相应的乘积信号；S3，对所述乘积信号进行基于一个周期的积分处理，以得到相应的积分值；以及S4，将所述当前激励调整角度调整为基于预设步长的下一激励调整角度，并重复执行上述步骤至遍历全部激励调整角度，以确定最大积分值，并将所述最大积分值对应的激励调整角度确定为最佳相位补偿角度。本发明实施例不需要利用MCU，且通过遍历激励调整角度和周期性积分处理，实现了针对相位补偿的全周期覆盖。
-
公开(公告)号：CN116579293A
公开(公告)日：2023-08-11
申请号：CN202310545676.8
申请日：2023-05-15
Applicant: 北京智芯微电子科技有限公司 , 西北工业大学
IPC: G06F30/398 , G06F21/76 , G06F119/02
Abstract: 本发明公开了一种电路的可靠性验证方法及验证工具、存储介质、验证装置，其中，方法包括：对电路的输入信号和输出信号添加故障属性标签；针对多个故障类型中的任意故障类型，基于输入信号、输出信号和故障属性标签，构建任意故障类型对应的基本逻辑门的故障效应传播模型；其中，多个故障类型包括位翻转故障类型、随机故障类型和固定故障类型中的一种或多种；基于任意故障类型对应的基本逻辑门的故障效应传播模型，构建任意故障类型对应的电路的故障效应传播模型；基于电路的安全属性，对任意故障类型对应的电路的故障效应传播模型进行形式化断言，以确定电路的可靠性漏洞。本方法能够实现对电路的高效、全面的可靠性验证功能。
-
公开(公告)号：CN115794477A
公开(公告)日：2023-03-14
申请号：CN202310054470.5
申请日：2023-02-03
Applicant: 北京智芯微电子科技有限公司 , 北京大学
Abstract: 本发明公开了一种程序的时间约束方法、装置、芯片、电子设备及存储介质。程序包括目标代码块、设于目标代码块的开始位置的第一时间约束指令和设于目标代码块的结束位置的时间检测指令，方法包括：执行第一时间约束指令，得到目标代码块的最大允许执行时长；执行目标代码块；执行时间检测指令，以在基于最大允许执行时长确定目标代码块执行超时时，进行超时异常提醒。由此，能够及时进行目标代码块的超时提醒，更合理且高效地实现资源的调度，以保证不同关键级别的任务都能够满足时间约束，提升了时序控制的精确度。
-
Patent Agency Ranking
公开(公告)号：CN114047956B
公开(公告)日：2022-04-19
申请号：CN202210046744.1
申请日：2022-01-17
Applicant: 北京智芯微电子科技有限公司
IPC: G06F9/38
Abstract: 本发明涉及处理器领域，提供一种处理器指令多发射方法、双发射方法、装置及处理器。所述处理器指令多发射方法包括：判断待处理的连续N条指令执行时需要的资源是否冲突，其中N为大于等于3的整数；在确定待处理的N条指令执行时需要的资源不冲突的情况下，在同一个时钟周期内发射待处理的第一条指令至第N条指令。本发明通过判断待处理的多条指令执行所需要的资源是否冲突来确定是否多发射指令，在资源不冲突的情况下多发射指令，处理器只需要一套执行单元，在不增加额外的执行单元的情况下实现指令多发射，提升处理器执行效率。
-
公开(公告)号：CN114047956A
公开(公告)日：2022-02-15
申请号：CN202210046744.1
申请日：2022-01-17
Applicant: 北京智芯微电子科技有限公司
IPC: G06F9/38
Abstract: 本发明涉及处理器领域，提供一种处理器指令多发射方法、双发射方法、装置及处理器。所述处理器指令多发射方法包括：判断待处理的连续N条指令执行时需要的资源是否冲突，其中N为大于等于3的整数；在确定待处理的N条指令执行时需要的资源不冲突的情况下，在同一个时钟周期内发射待处理的第一条指令至第N条指令。本发明通过判断待处理的多条指令执行所需要的资源是否冲突来确定是否多发射指令，在资源不冲突的情况下多发射指令，处理器只需要一套执行单元，在不增加额外的执行单元的情况下实现指令多发射，提升处理器执行效率。
-
公开(公告)号：CN118331493A
公开(公告)日：2024-07-12
申请号：CN202410433380.1
申请日：2024-04-11
Applicant: 北京智芯微电子科技有限公司 , 清华大学
Abstract: 本发明提供一种缓冲存储器数据同步方法、装置和电子设备，属于电子技术领域，数据同步方法包括：获取访问请求对应的目标数据在可见阵列的缓存单元状态变化以及在隐藏阵列中的缓存单元状态；基于访问请求的请求类型、目标数据在可见阵列的缓存单元状态变化和目标数据在隐藏阵列中的缓存单元状态，确定可见阵列和隐藏阵列之间的数据同步策略；其中，可见阵列表征所述访问请求当前使用的存储阵列；隐藏阵列表征所述访问请求当前未使用的另一个存储阵列。本发明用以解决第一存储阵列和第二存储阵列可以在不同的时间点使用相同的数据，完全隔绝两个缓存路径可能带来数据不一致的缺陷。此外，该发明也不会产生新的时间侧信道，保证了数据安全。
-
公开(公告)号：CN115358175A
公开(公告)日：2022-11-18
申请号：CN202211270682.9
申请日：2022-10-18
Applicant: 北京智芯微电子科技有限公司 , 天津大学
IPC: G06F30/3308
Abstract: 本发明实施例提供一种电路形式化模型简化方法及系统，用于集成电路设计过程中的电路形式化模型简化，属于集成电路验证技术领域。所述方法包括：获取集成电路的设计信息，并基于所述设计信息进行形式化模型构建；基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集；基于所述子模块集中各子模块之间的信号联动关系提取出所有存在交互影响的信号，作为交互关键信号；基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化。本发明方案可以实现完全的自动化，不需要验证人员的手动操作，能够降低时间成本，提高验证精度。
-
公开(公告)号：CN118331492A
公开(公告)日：2024-07-12
申请号：CN202410433378.4
申请日：2024-04-11
Applicant: 北京智芯微电子科技有限公司 , 清华大学
Abstract: 本发明提供一种缓冲存储器访问控制方法、装置和电子设备，属于电子技术领域。方法包括：在检测到第二存储阵列中访问请求携带的访问安全标签发生从可信域到不可信域的切换，或者发生从可信域到可信域的切换的情况下，对所述第二存储阵列中的每个缓存单元的伪冲刷状态进行置位；其中，置位后的每个缓存单元的伪冲刷状态用于表征每个缓存单元已成功触发冲刷操作；基于当前访问请求对应的目标数据在所述第二存储阵列中的缓存单元的数据缓存状态，以及所述目标数据在所述第二存储阵列中的缓存单元的伪冲刷状态，执行缓冲存储器访问。本发明用以解决现有的缓冲存储器在写回模式的花费的时钟周期过多的缺陷。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.071 seconds)
