公开(公告)号：CN1477879A

公开(公告)日：2004-02-25

申请号：CN03129690.4

申请日：2003-07-03

Applicant: 复旦大学

Inventor： 华林 ,  朱珂 ,  周晓方 ,  章倩苓

IPC: H04N7/26 ,  H04N7/30 ,  H03M7/30

Abstract: 本发明为一种适用于JPEG2000标准的高速低功耗MQ编码器。本发明在保证与JPEG2000标准压缩结果完全一致的前提下，对MQ编码算法中的“间隔计算”、“区间重整”和“字节输出”部分提出了改进，并采用三级流水的并行电路结构设计MQ编码器。本发明在处理速度、芯片面积和功耗等方面均有较大的改进，可以满足许多高端移动多媒体设备的需要。

公开(公告)号：CN103488459B

公开(公告)日：2017-01-25

申请号：CN201310420101.X

申请日：2013-09-13

Applicant: 复旦大学

Inventor： 周晓方 ,  王冬格

IPC: G06F7/544

Abstract: 本发明属于数字信号处理和集成电路设计技术领域，具体涉及一种基于改进的高基CORDIC算法的复数乘法运算单元。本发明提出的改进的高基CORDIC算法，在已有算法的基础上，进一步增加CORDIC运算每一级的迭代角度的选择范围，在保证精度的同时，减少了所需的迭代次数，从而提高运算速度；采用余弦函数的泰勒级数展开近似的方法，简化高基CORDIC算法中模校正因子的乘法操作，使得整个运算过程只存在一个常数模校正因子，减小了硬件复杂度。在复数乘法的一个乘数是可以事先确定的应用场合，可以完全避免通用复数乘法器的使用，在乘法运算单元的硬件面积和所需要的ROM大小上都具有优势，同时计算精度没有损失。

公开(公告)号：CN101997490B

公开(公告)日：2013-08-21

申请号：CN200910194628.9

申请日：2009-08-26

Applicant: 复旦大学

Inventor： 周晓方 ,  佟宝丽

IPC: H03F1/30 ,  H03F3/04

Abstract: 本发明属集成电路技术领域，涉及一种采用数字校准技术的恒定增益时间放大器。由8个开关、1个传统开环应用的时间放大器、1个开关信号产生电路、1个校准用的激励信号产生电路、1个工作状态检测电路、1个控制信号产生电路组成。本发明用输入信号的空闲期进行校准，由开关切换放大和校准两个状态的输入输出通路。开关信号产生电路根据输入信号和校准情况产生控制这些开关的控制信号。激励信号产生电路产生校准用的时间差，所述时间放大器分别在正常放大状态对输入信号放大、在校准状态对校准用的时间差放大。工作状态检测电路在校准状态比较该时间放大器的放大倍数与目标值的大小并传递给控制信号产生电路，产生控制时间放大器输出电容的控制信号，从而稳定时间放大器的放大倍数，保证时间放大器在工艺、电源电压、温度的变化下实时维持恒定的增益。

公开(公告)号：CN101256217B

公开(公告)日：2011-11-02

申请号：CN200810036163.X

申请日：2008-04-17

Applicant: 复旦大学

Inventor： 刘洋 ,  周晓方

IPC: G01R31/3187 ,  G06F17/50

Abstract: 本发明属于集成电路设计技术领域，具体为一种高监控覆盖率的片上系统调试平台。该调试平台的硬件构架包括调试核心、时钟控制模块，断点控制模块和微处理器等，其中调试核心由测试交互端口状态、寄存器组和输出选择组成。微处理器由微处理核心和串行长扫描链组成。对于寄存器监控调试，采用长扫描链的方法，优化并兼顾了面积、周期耗费和测试率等关键性能；对于调试命令切换，构造了保护映像寄存器(PMREG)，在耗费面积小的前提下保证了系统稳定性。本发明具有高监控覆盖率、高稳定性、短响应时间等特点，广泛适用于多种微处理器系统和微控制器系统的调试与监控。

公开(公告)号：CN101136070B

公开(公告)日：2011-11-02

申请号：CN200710047190.2

申请日：2007-10-18

Applicant: 复旦大学

Inventor： 赵爽 ,  陆雯青 ,  陆超 ,  周晓方

IPC: G06K17/00 ,  G06F9/30

Abstract: 本发明属于集成电路设计技术领域，具体为一种基于可重构架构的多协议RFID读写器基带处理器。可重构的基带处理器由一个可重构核和一个充当指令发生器的控制器构成。可重构核根据控制器产生的指令中包含的配置信息实现各种数据通路的配置从而实现加法、减法、乘法等基本算术运算和按位与、或、异或等基本逻辑运算。它包括多个运算模块和互联单元，其中运算模块完成算术和逻辑运算，互联单元用于模块间配置通路的建立以及从寄存器堆中无规律的数据选择。由于基带操作可分解为多步基本运算来完成，因此可重构核在控制器发出的指令的控制下逐步完成当前基带算法所需的基本运算。

公开(公告)号：CN101923459A

公开(公告)日：2010-12-22

申请号：CN200910053269.5

申请日：2009-06-17

Applicant: 复旦大学

Inventor： 陆雯青 ,  赵爽 ,  周晓方 ,  任俊彦

IPC: G06F7/544 ,  G06F7/52 ,  G06F7/50

Abstract: 本发明属于集成电路设计领域，所提供的应用于数字信号处理的可重构乘加算数运算单元，通过外部提供的不同重构信息，能够灵活实现数字信号处理中广泛使用的各种乘加运算如有限脉冲响应滤波器(FIR)、快速傅立叶变换(FFT)等，其他相类似的基于乘加的运算均可映射到可重构乘加算数运算单元上，包括相关操作、卷积运算等，且在映射时考虑了数据移动或中间结果共享的特点，简化了数据移动方式，减少了数据运算单元需求数量。

公开(公告)号：CN101369294A

公开(公告)日：2009-02-18

申请号：CN200810201304.9

申请日：2008-10-16

Applicant: 复旦大学

Inventor： 陈珊珊 ,  王琳凯 ,  周晓方

IPC: G06F17/50

Abstract: 本发明基于B*－tree的表示法和模拟退火算法提出了SoC布局的平面布图规划方法，本方法用于实现SoC平面布局中不同种类模块混合布局的约束，针对实际布局中的连接关系、功耗满足、电源网络构建等要求而实现的SoC混合布局约束要求；本发明提出的SoC约束的布局，与传统在模拟退火中增加函数惩罚项的做法相比更为快速有效，不仅节省了运算时间而且提高了面积利用率。

公开(公告)号：CN101369163A

公开(公告)日：2009-02-18

申请号：CN200810201186.1

申请日：2008-10-14

Applicant: 复旦大学

Inventor： 成诗伟 ,  曹圣国 ,  周晓方

IPC: G05F3/24

Abstract: 本发明属于集成电路技术领域，具体为一种新型的可降低∑Δ量化噪声折叠的高线性度的电荷泵电路。该电路通过提高电荷泵电流源的输出阻抗，减小由于输出电压变化引起电话泵的上/下电流源之间的不匹配，提高电荷泵的线性度，减小了输出的参考时钟毛刺，同时减小由于电荷泵的非线性引起的高频量化噪声向低频的噪声的折叠，有效地降低了锁相环的带内相位噪声，提高输出振荡信号的频谱纯度。

公开(公告)号：CN101197556A

公开(公告)日：2008-06-11

申请号：CN200710173296.7

申请日：2007-12-27

Applicant: 复旦大学

Inventor： 曹圣国 ,  周晓方

IPC: H03F1/26

Abstract: 本发明属于集成电路技术领域，具体为采用有源电感负载的可调谐窄带低噪声放大器。由放大器及其有源电感负载组成，其中，有源电感由两级回环接法放大器组成，通过改变前馈放大器的偏置电流改变电感值，从而改变低噪放的谐振频率。这样可以实现窄带可调谐低噪声放大器。

公开(公告)号：CN100340974C

公开(公告)日：2007-10-03

申请号：CN03129688.2

申请日：2003-07-03

Applicant: 复旦大学

Inventor： 朱珂 ,  华林 ,  周晓方 ,  章倩苓

IPC: G06F9/38 ,  G06F7/00 ,  G06F3/00

Abstract: 本发明为一种高速、可配置的一维5/3和9/7小波变换的VLSI实现结构。其数据通路是基于流水线操作方式，它由多级提升(lifting)处理单元，嵌入式数据延拓控制单元，输入/输出控制单元组成。嵌入式数据延拓控制单元采用改进的嵌入式数据延拓算法，输入/输出控制单元完成了正向/逆向重规整化操作。本发明在存储单元的数量，存储单元的访问次数，结构的数据处理能力，以及理论的功耗分析等方面较现有的技术都有十分显著的改进。