-
公开(公告)号：CN118587492A
公开(公告)日：2024-09-03
申请号：CN202410712555.2
申请日：2024-06-03
申请人： 珠海全志科技股份有限公司
IPC分类号： G06V10/764 , G06V10/774 , G06V10/84
摘要： 本发明公开了一种未知类别图像的分类方法及装置，该方法包括：将用于训练的所有已知类别图像输入至预设的待训练分类模型中的虚拟异常分析器进行分析，得到每个已知类别图像对应的虚拟异常参数；将所有已知类别图像对应的虚拟异常参数输入至待训练分类模型中的类别参数分析器中进行分析，得到训练后分类模型，并根据训练后分类模型的模型损失参数，判断训练后分类模型是否收敛，若是，则根据训练后分类模型，确定图像分类模型；图像分类模型用于对待分类图像进行类别分析操作。可见，实施本发明能够利用已知类别图像对应的虚拟异常参数来提高对图像分类模型的确定可靠性及准确性，从而可以基于图像分类模型来提高对待分类图像的分类精准性。
-
公开(公告)号：CN112787665B
公开(公告)日：2024-08-30
申请号：CN202011579269.1
申请日：2020-12-28
申请人： 珠海全志科技股份有限公司
IPC分类号： H03L7/099
摘要： 本发明公开了一种相位可调的时钟信号产生方法及装置，该方法从第一多级信号延迟单元输出的相位延迟精度为1/N个参考时钟周期的多个第一时钟信号中确定输入第二多级信号延迟单元的第一目标时钟信号，进而从第二多级信号延迟单元输出的相位延迟精度为1/M个参考时钟周期的多个第二时钟信号中确定第二目标时钟信号，并将第二目标时钟信号确定为相位延迟精度为1/(N*M)个参考时钟周期的目标输出时钟信号。可见，本发明实施例通过对两个多级信号延迟单元输出的具有特定数学关系的延迟时钟信号进行级联和选择，实现了更高精度的信号相位延迟的效果，与现有做法相比，其在延迟单元的级数更少，电路面积和功耗均有效减少的情况下，可以达到同样的精度要求。
-
公开(公告)号：CN113037224B
公开(公告)日：2024-06-25
申请号：CN201911355280.7
申请日：2019-12-25
申请人： 珠海全志科技股份有限公司
IPC分类号： H03F1/32 , H04B1/7136
摘要： 本申请涉及一种跳频数字预失真训练装置、方法和跳频数字预失真装置，所述训练装置包括频响补偿设备、信号产生设备、选择器、发射机、无记忆非线性补偿设备和控制设备。所述信号产生设备的第一输出端与所述频响补偿设备的输入端连接。所述选择器的第一输入端与所述频响补偿设备的输出端连接，所述选择器的第二输入端与所述信号产生设备的第二输出端连接。所述发射机的输入端与所述选择器的输出端连接。所述控制设备的输入端与所述发射机的输出端信号连接。所述控制设备的各个输入端分别与所述频响补偿设备、所述信号产生设备、所述选择器和所述无记忆非线性补偿设备均信号连接。本申请实施例提供的装置能够降低跳频数字预失真处理的复杂度。
-
公开(公告)号：CN116450346A
公开(公告)日：2023-07-18
申请号：CN202310312986.5
申请日：2023-03-27
申请人： 珠海全志科技股份有限公司
IPC分类号： G06F9/50
摘要： 本发明公开了一种CPU能效优化的方法及装置，该方法包括：获取预设时长段内CPU的实时运行信息和该CPU的实时负载；对实时运行信息进行统计分析，得到预设时长段内CPU的实时性能指标；根据实时性能指标和实时负载确定出限制CPU能效的瓶颈因素，并根据瓶颈因素，对CPU执行相应的CPU资源调度操作。可见，实施本发明能够针对性消除引起CPU能效下降的瓶颈因素，从而从根本上提升CPU的能效。
-
公开(公告)号：CN112953868A
公开(公告)日：2021-06-11
申请号：CN201911255391.0
申请日：2019-12-10
申请人： 珠海全志科技股份有限公司
摘要： 本申请涉及一种预失真方法、装置、计算机设备和可读存储介质。所述方法包括获取预失真参数和通信信号；根据所述通信信号和所述预失真参数的乘积，确定预失真信号；对所述预失真信号处理后发送至发射机得到发射信号；对所述发射信号进行耦合反馈处理，得到反馈信号；将所述通信信号和所述反馈信号均转换到对数域，根据所述对数通信信号和所述对数反馈信号的差，确定对数失真误差信号；将所述预失真参数转换到对数域，根据所述对数失真误差信号和所述对数预失真参数的加权和，确定对数更新预失真参数；将所述对数更新预失真参数转换到线性域，用所述线性更新预失真参数更新所述预失真参数。本申请提供的预失真方法的反馈回路稳定性较高。
-
公开(公告)号：CN111030291A
公开(公告)日：2020-04-17
申请号：CN201911411827.0
申请日：2019-12-31
申请人： 珠海全志科技股份有限公司
摘要： 本发明公开了一种电源路径管理电路，包括第一电源路径选择电路、第二电源路径选择电路和一比较器，第一电源路径选择电路的输入端连接第一供电电源，第二电源路径选择电路的输入端连接第二供电电源，第一电源路径选择电路的输出端和第二电源路径选择电路的输出端同时连接比较器的第三输入端，比较器的第一输入端连接经分压后的第一供电电源，比较器的第二输入端连接经分压后的第二供电电源，当比较器的第三输入端的电压大于预设的第一电压阈值时，比较器判断第一供电电源和第二供电电源输入的电压高低，并根据判断结果选择相应的电源路径为用电设备供电，本发明采用高压隔离加开关选通的方式进行电源路径选择，实现了对不同电源的稳定切换。
-
公开(公告)号：CN103051325B
公开(公告)日：2015-03-25
申请号：CN201210529749.6
申请日：2012-12-10
申请人： 珠海全志科技股份有限公司
IPC分类号： H03K19/0175
摘要： 本发明公开一种可防止反灌电的上拉电阻电路，用于保护公共信号端免受其所连接的电源泄漏电流的影响，上拉电阻电路包括上拉电阻模块和控制信号产生模块，上拉电阻模块串联于公共信号端与所述电源之间；控制信号产生模块与上拉电阻模块和公共信号端电连接；当电源有电时，控制信号产生模块控制上拉电阻模块与所述电源接通；当电源无电时，控制信号产生模块控制上拉电阻模块与所述电源断开。本发明的可防止反灌电的上拉电阻电路有效解决了当本地设备电源不工作时，使公共信号端免受其所连接的电源泄漏电流的影响，并且当本地设备电源工作时能有效的与其他设备之间实现信息的传递。
-
公开(公告)号：CN103475354A
公开(公告)日：2013-12-25
申请号：CN201310409923.8
申请日：2013-09-10
申请人： 珠海全志科技股份有限公司
IPC分类号： H03K19/0175
摘要： 本发明公开了一种高速接口的上拉终端电阻检测电路，用于对高速接口的上拉终端电阻的检测，上拉终端电阻检测电路包括检测信号产生模块和输入模块，检测信号产生模块分别与上拉终端电阻和输入模块电连接，检测信号产生模块由使能信号控制，检测信号产生模块输出的检测信号输入至输入模块；当上拉终端电阻处于工作状态时，输入模块的输出信号为逻辑1；当上拉终端电阻处于闲置状态时，输入模块的输出信号为逻辑0。本发明的高速接口的上拉终端电阻检测电路，有效解决了当本地电源无效时，高速接口对本地电源的反灌电问题，使得晶体管不被损坏；在高速接口引入的负载电容最小，保证了高速接口的正常工作速度。
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.047 秒)
