公开(公告)号：CN101694840B

公开(公告)日：2011-07-27

申请号：CN200910167915.0

申请日：2009-10-16

Applicant: 电子科技大学

Inventor： 乔明 ,  罗波 ,  杨帆 ,  刘新新 ,  蒋苓利 ,  程鹏铭 ,  张波

IPC: H01L27/04 ,  H01L23/52 ,  H01L29/06

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种功率器件集成电路，属于半导体功率器件集成技术领域。本发明提供的功率器件集成电路，包括同一硅片上集成的两个或多个功率器件；所述两个或多个功率器件下方的衬底通过衬底刻蚀技术刻蚀掉；所述两个或多个功率器件在具体功率集成电路中等电位的电极采用共用电极实现电气连接，且一个共用电极共用一个重掺杂欧姆接触区；同时共用电极的功率器件之间无需另加PN结隔离区。本发明一方面通过共用电极技术无需PN结隔离，提高了芯片面积利用率；另一方面通过衬底刻蚀技术，消除了衬底带来的寄生效应，同时衬底刻蚀无需深n阱注入推结，从而有效降低工艺难度和器件成本。本发明提出的功率器件集成电路可广泛应用于体硅功率集成电路中。

公开(公告)号：CN101431097B

公开(公告)日：2010-10-13

申请号：CN200810147819.5

申请日：2008-12-11

Applicant: 电子科技大学

Inventor： 乔明 ,  罗波 ,  廖红 ,  蒋苓利 ,  王卓 ,  张波

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种薄层SOI LIGBT器件，属于半导体功率器件技术领域。器件SOI层厚度为1μm～2μm，在体区与漂移区之间做有空穴势垒层，将空穴最大限度“挡”在漂移区内，从而增加漂移区中靠阴极侧的空穴浓度，降低器件导通损耗。在空穴势垒层旁还可以增加P型耗尽区，辅助耗尽N型空穴势垒层，以增强器件承受高压时的漂移区耗尽，改善器件的击穿特性。本发明具有寄生效应小、速度快、功耗低、抗辐照能力强等优点，且与标准工艺兼容。采用本发明可以制作性能优良的高压、高速、低导通损耗的LIGBT功率器件。

公开(公告)号：CN101694840A

公开(公告)日：2010-04-14

申请号：CN200910167915.0

申请日：2009-10-16

Applicant: 电子科技大学

Inventor： 乔明 ,  罗波 ,  杨帆 ,  刘新新 ,  蒋苓利 ,  程鹏铭 ,  张波

IPC: H01L27/04 ,  H01L23/52 ,  H01L29/06

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种功率器件集成电路，属于半导体功率器件集成技术领域。本发明提供的功率器件集成电路，包括同一硅片上集成的两个或多个功率器件；所述两个或多个功率器件下方的衬底通过衬底刻蚀技术刻蚀掉；所述两个或多个功率器件在具体功率集成电路中等电位的电极采用共用电极实现电气连接，且一个共用电极共用一个重掺杂欧姆接触区；同时共用电极的功率器件之间无需另加PN结隔离区。本发明一方面通过共用电极技术无需PN结隔离，提高了芯片面积利用率；另一方面通过衬底刻蚀技术，消除了衬底带来的寄生效应，同时衬底刻蚀无需深n阱注入推结，从而有效降低工艺难度和器件成本。本发明提出的功率器件集成电路可广泛应用于体硅功率集成电路中。

公开(公告)号：CN101465354A

公开(公告)日：2009-06-24

申请号：CN200810147823.1

申请日：2008-12-11

Applicant: 电子科技大学

Inventor： 乔明 ,  杨帆 ,  刘新新 ,  蒋苓利 ,  罗波 ,  张波

IPC: H01L27/12

Abstract: 等离子平板显示器扫描驱动芯片用高压器件属半导体功率器件领域。在衬底、埋氧层和SOI层上建立高压nLIGBT、高压nLDMOS、高压pLDMOS和低压CMOS，用介质隔离区分开。埋氧层处于衬底和SOI层中间，SOI层厚度仅为0.5～3μm。介质隔离区采用硅局部氧化工艺或浅槽隔离技术形成。各p型阴极区阱、p型源区阱、n型源区阱、p型体区、n型体区、n型漂移区、p型漂移区、n型阳极区阱、n型漏区阱、p型漏区阱直接与埋氧层2相接，进一步消除了SOI器件的寄生效应。在薄层SOI上开发适用于等离子平板显示器扫描驱动芯片的高压器件，通过隔离技术实现了高压与低压器件的单片集成，寄生效应小、速度快、功耗低，易加工，成本低，可制作各种性能优良的高压、高速、低导通损耗功率器件。

公开(公告)号：CN101431096A

公开(公告)日：2009-05-13

申请号：CN200810147818.0

申请日：2008-12-11

Applicant: 电子科技大学

Inventor： 乔明 ,  蒋苓利 ,  董骁 ,  杨帆 ,  刘新新 ,  廖红 ,  张波

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种SOI LIGBT器件，属于半导体功率器件技术领域。本发明通过在器件阴极侧增加一个收集阳极注入空穴的深结P+掺杂区(15)，以降低流过阴极N+区(11)下P型体区(8)中的空穴电流，并缩短阴极N+区(11)下寄生P型体区(8)电阻长度，从而防止P型体区(8)和阴极N+区(11)构成的PN结正向导通，避免由阴极N+区(11)、P型体区(8)和N－漂移区(14)构成的寄生NPN管开启，提高LIGBT器件的抗闩锁能力。