-
公开(公告)号：CN113485190A
公开(公告)日：2021-10-08
申请号：CN202110790821.X
申请日：2021-07-13
申请人： 西安电子科技大学
IPC分类号： G05B19/042
摘要： 本发明属于数据采集技术领域，公开了一种多通道数据采集系统及采集方法。首先通过权衡采样率、采集通道以及成本和体积的关系，选取合适的多路模拟开关级数和模数转换芯片路数来构建一个多通道数据采集结构，可实现利用较少模数转换芯片对较多通道进行采集的方法。同时使用一种快速方便的多通道快速切换方法，对多通道快速切换或选通指定通道。然后使用流水多通道采集方法，提高了时间利用率和多通道采样率。利用此多通道智能化采集方法，可快速设计一种多通道采集系统。
-
公开(公告)号：CN118884351A
公开(公告)日：2024-11-01
申请号：CN202410916143.0
申请日：2024-07-09
申请人： 西安电子科技大学
摘要： 本发明提供了基于上下文感知块的特征融合网络的雷达干扰识别方法，包括：获取待分类时域雷达干扰数据；将待分类时域雷达干扰数据进行数据转换处理，得到待分类时频域雷达干扰数据；将待分类时频域雷达干扰数据进行数据块切割处理，得到多个雷达时频数据块；将雷达时频数据块输入SAM编码器进行处理，得到带有位置属性的雷达编码信息；将对应位置属性的雷达编码信息进行上下文特征拼接处理，得到上下文拼接特征；将待分类时域雷达干扰数据输入干扰信号时域特征提取网络进行时域特征提取，得到时域雷达特征；对上下文拼接特征和时域雷达特征进行特征融合处理，得到融合特征；基于特征分类融合网络对融合特征进行分类处理，得到雷达干扰分类结果。
-
公开(公告)号：CN114582811B
公开(公告)日：2024-10-15
申请号：CN202210108863.5
申请日：2022-01-28
申请人： 西安电子科技大学
摘要： 本发明涉及存储器集成电路领域，提供了一种存储器集成微系统，包括：有机基板、电源芯片、FLASH裸芯片组、A组DDR存储裸芯片、B组DDR存储裸芯片、IPD终端电阻组件、总线接口端、电源接口端。其中，多片DDR存储裸芯片进行错位堆叠，DDR存储裸芯片通过键合引线与有机基板互联，再通过基板内部走线扇出至微系统PAD引脚。FLASH裸芯片组中各片FLASH裸芯片错位堆叠，通过有机基板上的相应焊盘连接基板内埋总线的相应引脚。此外，基板内部互联完成了DDR存储系统的拓扑、扩展以及等长等难点设计，可以构建出结构灵活、集成度高、可支持模块化与快速开发应用的存储系统集成电路，大大降低系统设计复杂度，加速系统应用开发。
-
公开(公告)号：CN118656343A
公开(公告)日：2024-09-17
申请号：CN202411143355.6
申请日：2024-08-20
申请人： 西安电子科技大学
摘要： 本发明公开了一种数字阵列信号处理超结构芯片及运算单元、超级运算单元，所述超结构芯片包括：用于接收采集数据的多通道通信接口；与多通道通信接口互连，用于存储采集数据和波束形成后的数据的动态随机存储器；通过多种数据线、地址线与动态随机存储器相连的用于根据波束形成算法对采集数据进行矩阵运算的可重构计算阵列；可重构计算阵列中包括多个能够进行实数运算和/或复数运算的超级运算单元，超级运算单元包括多个能够进行实数运算的运算单元；运算单元和超级运算单元均可以根据配置命令调整数据传输链路和/或连接关系。本发明提供的超结构芯片能够进行矩阵运算，且本发明所提供的超结构芯片面积开销和功耗较小。
-
公开(公告)号：CN114325624B
公开(公告)日：2024-07-12
申请号：CN202111363225.X
申请日：2021-11-17
申请人： 西安电子科技大学
IPC分类号： G01S7/41
摘要： 本发明提供的一种基于ZYNQ的多通道捷变频信号处理微系统集成方法，采用全国产化芯片和先进封装技术，将传统板级多通道捷变频信号处理系统的分立器件，采用裸芯片方式，按照其不同的尺寸和功能放置在多层高密度有机基板上，并穿过多层高密度有机基板引出每个裸芯片的管脚，最后采用焊球阵列BGA封装形式进行单片集成封装，实现了多通道捷变频信号处理系统的微系统芯片集成，另外本发明设计的多通道捷变频信号处理微系统芯片集成了输出时钟频率可捷变的专用DAC锁相环时钟裸芯片和ADC锁相环时钟裸芯片，可完成多路射频频率捷变的信号产生和多路射频频率捷变的信号采集，实现多通道捷变频信号处理微系统的高性能、高集成度、小型化和低成本。
-
公开(公告)号：CN118095193B
公开(公告)日：2024-07-05
申请号：CN202410517199.9
申请日：2024-04-28
申请人： 西安电子科技大学
IPC分类号： G06F30/392 , G06F30/398 , G06F115/02
摘要： 本发明公开了一种基于多DSP的信号处理SIP设计电路，涉及微电子技术领域，解决了现有技术不能满足用户实时对大规模数据处理的问题；该电路包括：N片多核DSP芯片、N片FLASH芯片、存储模组、N个DDR存储器接口、N片电压调整芯片、N片时钟芯片和ABF基板；多核DSP用于连接存储模组并计算缓存；存储模组用于加载程序和存储数据；SPI接口连接FLASH芯片和多核DSP芯片；电压调整芯片用于提供工作电源；时钟芯片用于提供时钟；各芯片和模组通过四周排布的方式分布在ABF基板上；实现了通过EDMA搬移的方式调度N个DSP内部存储的矩阵数据，并整合为最终所需矩阵，以达到算法加速的目的。
-
公开(公告)号：CN116719006B
公开(公告)日：2023-10-20
申请号：CN202311006928.6
申请日：2023-08-11
申请人： 西安电子科技大学
摘要： 本发明提供了一种基于多核异构架构的星载无源定位方法及设备，应用于信号处理模块，信号处理模块采用FPGA+双DSP的架构。本发明充分利用硬件优势，FPGA以流水线方式实现三路并行数据的采集、预处理以及混合积运算，而对运算过程采用双DSP的架构，以多内核并行方式进行时频差估，极大地缩短了计算时间，满足算法实现对于DSP处理能力的要求。此外，本发明通过时频差粗值估计及二阶曲面拟合来提高参数估计精度，以实现信号的高精度快速时的频差估计，计算复杂度较低，可以充分节省计算资源。本发明的硬件成本低，算法耗时短，能够满足实时处理的需求的同时提高参数估计的精度，从而更高效准确的实现无源目标定位。
-
公开(公告)号：CN113671444B
公开(公告)日：2023-08-11
申请号：CN202110779151.1
申请日：2021-07-09
申请人： 西安电子科技大学
IPC分类号： G01S7/02
摘要： 本发明属于雷达数字信号处理技术领域，具体公开了一种基于FPGA的雷达回波信号采集/回放微系统电路芯片，采用系统级封装，内部基板为多层高密度陶瓷腔体基板，基板的左侧面板安装信号采集/回放模块，其右侧面板安装有信号预处理模块；信号采集/回放模块包含四片ADC芯片和两片DAC芯片；信号采集时，信号预处理模块用于对ADC芯片采集的数据进行下变频处理；信号回放时，信号预处理模块用于对中频雷达信号进行上变频处理；信号预处理模块包含一片FPGA、一片ARM、四片DDR3、一片电源芯片、一片FLASH。本发明实现8路通道的雷达回波信号采集/回放及其芯片国产化，实现系统小型化。
-
公开(公告)号：CN113534057B
公开(公告)日：2023-08-11
申请号：CN202110741134.9
申请日：2021-06-30
申请人： 西安电子科技大学
IPC分类号： G01S7/02
摘要： 本发明属于雷达数字信号处理技术领域，具体公开了一种基于三维堆叠的MIMO雷达微系统电路芯片，采用系统级封装，内部基板为多层高密度陶瓷腔体基板，多层高密度陶瓷腔体基板的中间设有阶梯型空腔，阶梯型空腔的每个阶梯对应一层，每个阶梯面上设有焊盘；阶梯型空腔的底面为底层，其上安装有信号处理模块，阶梯形空腔的中间层和顶层安装有射频前端模块；本发明采用三维堆叠技术，将射频前端和信号处理集成于多层高密度陶瓷腔体基板，使得射频前端电路以芯片组的方式集成到微系统模块当中，降低了板块空间的使用，同时实现数字与模拟电路的有效隔离，且数字域的控制器能更好的对前端进行灵活配置。
-
公开(公告)号：CN116258110A
公开(公告)日：2023-06-13
申请号：CN202310094804.1
申请日：2023-02-09
申请人： 西安电子科技大学
IPC分类号： G06F30/367 , G06F119/08
摘要： 本发明公开了一种基于张量分析网络的互连瞬态温度确定方法，主要解决现有技术互连电热瞬态温度仿真效率低的问题。其实现方案是：构建单层互连结构的等效热路；级联单层互连结构的等效热路构成多层互连结构热路模型；拆分多层互连结构的热路模型，得到不同的热路单元；级联热路单元的阻抗矩阵得到多层互连等效热路的阻抗矩阵；对热路的阻抗矩阵进行端口化预处理；对预处理后的阻抗矩阵进行端口化；将端口化阻抗矩阵与激励相乘得到频域的温度响应；对频域温度响应进行拉普拉斯数值逆变换，得到最终确定的随时间变化温度。本发明与现有技术相比，在相同精度下节省了99％的运算时间，提高了瞬态温度求解的效率，可用于集成电路互连及封装互连。
-
-
-
-
-
-
-
-
-
搜索结果
59 条记录 (耗时 0.033 秒)
