一种多片FPGA系统及其时戳同步方法

    公开(公告)号:CN113839767A

    公开(公告)日:2021-12-24

    申请号:CN202111070752.1

    申请日:2021-09-13

    IPC分类号: H04L7/00 H04J3/06

    摘要: 本发明涉及一种多片FPGA系统及其时戳同步方法,通过使用单一时钟源及搭建一个星型结构,保证时钟相位一致、频偏为0;并且同时综合考虑加载完成信号,保证复位释放时间一致;通过对主芯片输出同步脉冲和从芯片输入同步脉冲进行约束,保证同步脉冲同步;通过同步脉冲的设计,保证对时戳计数器实时监视和同步。本发明的技术方案有效解决了多片FPGA协作的工况下时戳同步的问题,并且简单可靠容易实施。

    一种基于FPGA内存动态分配的数据交换方法及装置

    公开(公告)号:CN113836048A

    公开(公告)日:2021-12-24

    申请号:CN202111093096.7

    申请日:2021-09-17

    IPC分类号: G06F12/02 G06F9/50

    摘要: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置,采用现场可编程FPGA器件实现以太网二层交换处理业务,采用内存动态分配策略,即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存,一级缓存单元缓存二层交换处理后的以太网报文,二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存,当某端口瞬时流量过大时就申请占用二级缓存单元,报文发完后释放二级缓存单元,二级缓存单元动态分配给瞬时流量大的端口,合理高效的使用了FPGA内部缓存,省掉了常规报文缓存策略需要挂载的SDRAM。

    一种基于FPGA内存动态分配的数据交换方法及装置

    公开(公告)号:CN113836048B

    公开(公告)日:2024-09-06

    申请号:CN202111093096.7

    申请日:2021-09-17

    IPC分类号: G06F12/02 G06F9/50

    摘要: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置,采用现场可编程FPGA器件实现以太网二层交换处理业务,采用内存动态分配策略,即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存,一级缓存单元缓存二层交换处理后的以太网报文,二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存,当某端口瞬时流量过大时就申请占用二级缓存单元,报文发完后释放二级缓存单元,二级缓存单元动态分配给瞬时流量大的端口,合理高效的使用了FPGA内部缓存,省掉了常规报文缓存策略需要挂载的SDRAM。