-
公开(公告)号：CN109388529B
公开(公告)日：2023-10-20
申请号：CN201710672439.2
申请日：2017-08-08
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
Abstract: 本发明提供了一种继电保护CPU主板性能检测方法及系统，该检测系统包括上位机、测试管理装置、辅助测试装置，上位机与测试管理装置连接，测试管理装置用于与待测CPU主板连接，FPGA辅助模块用于通过背板总线与待测CPU主板连接；上位机用于发送CPU主板性能测试命令；测试管理装置用于接收上位机发送的测试指令，向待测CPU主板转发测试命令，接收CPU主板测试结果，向上位机转发测试结果。本发明实现了CPU板卡硬件功能模块的自动测试，提高了检测效率和检测结果的准确率，节省了人力物力成本，减少测试过程中的人为错误，极大缩短产品的生产调试周期。
-
公开(公告)号：CN112235068A
公开(公告)日：2021-01-15
申请号：CN202011095779.1
申请日：2020-10-14
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明涉及一种用于分布式电力系统的主从机同步方法及装置，从机通过从主机下发的同步命令报文中提取绝对时间，实现对从机的晶振进行调整，从而实现从机与主机的晶振间隔同步，使得主机和从机之间不依赖对时，同时能够完成同步采样、同步定值整定的任务。
-
公开(公告)号：CN108920394A
公开(公告)日：2018-11-30
申请号：CN201810524941.3
申请日：2018-05-28
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明提供了一种背板串行总线通讯方法及系统，将其中一个板卡设置为总线上的主节点，将其中至少两个板卡设置为总线上的次节点，并为各节点配置对应的令牌号，各次节点将对应的令牌号注册到主节点里；当有节点发送数据时，主节点发送对应的令牌号到总线上，各节点接收总线上的令牌号并与自身的令牌号比较，当比较一致时，对应的节点发送数据。本发明实时性好、处理性强、硬件结构简单，且易于实现，适合目前多CPU板卡之间大数据量传输的要求。数据在总线上传输时，不需要处理器参与，降低了处理器负荷，可移植性好；节点发送数据的优先级可调，各节点的令牌号可根据需要灵活配置，各节点的令牌号可以是不连续的正整数，通用性好。
-
公开(公告)号：CN117990981A
公开(公告)日：2024-05-07
申请号：CN202211364249.1
申请日：2022-11-02
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Abstract: 本发明属于电力系统自动化技术领域，具体涉及一种键相脉冲采集方法及系统、发电机转速计算方法及系统，包括，统计每个键相脉冲周期内的最大幅值对应的键相脉冲采样数据，得到一组最大幅值脉冲采样数据；依据最大幅值脉冲采样数据，确定键相脉冲采样数据的包络线；利用包络线确定键相脉冲采样数据中的干扰脉冲，得到有效键相脉冲数据和干扰键相脉冲数据；在有效键相脉冲数据中求取脉冲信号的最小幅值，基准电压值为k倍的基准电压值；将键相脉冲采样数据与基准电压值进行比较，以滤除干扰键相脉冲数据，输出方波信号。由此，本发明解决了现有技术中调整比较器参考电压实时性差的问题。
-
公开(公告)号：CN113839767A
公开(公告)日：2021-12-24
申请号：CN202111070752.1
申请日：2021-09-13
Applicant: 许昌许继软件技术有限公司
Abstract: 本发明涉及一种多片FPGA系统及其时戳同步方法，通过使用单一时钟源及搭建一个星型结构，保证时钟相位一致、频偏为0；并且同时综合考虑加载完成信号，保证复位释放时间一致；通过对主芯片输出同步脉冲和从芯片输入同步脉冲进行约束，保证同步脉冲同步；通过同步脉冲的设计，保证对时戳计数器实时监视和同步。本发明的技术方案有效解决了多片FPGA协作的工况下时戳同步的问题，并且简单可靠容易实施。
-
Patent Agency Ranking
公开(公告)号：CN113836048A
公开(公告)日：2021-12-24
申请号：CN202111093096.7
申请日：2021-09-17
Applicant: 许昌许继软件技术有限公司
Abstract: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置，采用现场可编程FPGA器件实现以太网二层交换处理业务，采用内存动态分配策略，即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存，一级缓存单元缓存二层交换处理后的以太网报文，二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存，当某端口瞬时流量过大时就申请占用二级缓存单元，报文发完后释放二级缓存单元，二级缓存单元动态分配给瞬时流量大的端口，合理高效的使用了FPGA内部缓存，省掉了常规报文缓存策略需要挂载的SDRAM。
-
公开(公告)号：CN109474073A
公开(公告)日：2019-03-15
申请号：CN201811427984.6
申请日：2018-11-27
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: H02J13/00
Abstract: 本发明涉及一种智能变电站二次系统，该二次系统取消了原有的智能终端，将智能终端的开关位置采集功能和控制功能集成到高压开关控制器中，实现智能变电站的信号采集和控制，将GOOSE收发、规约转换功能设置在规约转换模块中来。本发明将原有的智能终端功能划分开来处理，实现特定的控制功能。这种分布式采集、控制的方法，克服传统智能变电站中智能终端开入开出信号、控制信号较多造成的可靠性较差的缺陷，提升保护控制系统的稳定性，优化了智能变电站的二次配置结构。
-
公开(公告)号：CN107171297B
公开(公告)日：2019-02-05
申请号：CN201710352502.4
申请日：2017-05-18
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H02H7/26
Abstract: 本发明提供了一种基于FPGA的防止继电保护误动作的方法及系统，CPU周期性的向FPGA发送保护启动/出口数据，当FPGA检测到保护启动/出口数据有效时控制启动/出口继电器动作；当FPGA检测到保护出口状态信号无效，而计时未持续设定的时间后再次检测到保护启动/出口状态信号有效，控制启动/出口继电器动作；或者无效时，计时且持续设定的时间后，控制启动/出口继电器不动作。提高了保护启动/出口数据的正确率和继电保护动作的可靠性，且直接通过FPGA发出保护启动、出口信号，不再经出口插件，减少了数据的多层传递，提高了继电保护的速动性、可靠性和正确性；而且对保护数据周期性的判断，逻辑简单，省去了繁琐的信号内容解析，节省FPGA内部资源。
-
公开(公告)号：CN109217854A
公开(公告)日：2019-01-15
申请号：CN201710538118.3
申请日：2017-07-04
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
CPC classification number: H03K17/005 , H03K17/18
Abstract: 本发明涉及适用两种电平驱动的指示电路，通过光耦的原边和副边分别连接一个电压等级的电源，和一个用于连接与该电源相对应驱动信号的接口，当两种电平驱动信号有效时都能驱动本发明指示电路的发光二极管，实现对电源的指示作用，本发明的指示电路原理简单，能同时适应于两种电平驱动信号，当需要用第一电源时，第一电源的驱动信号接入第一接口，导通本发明的指示电路，当需要用第二电源时，第二电源的驱动信号接入第二接口，导通本发明的指示电路，第一接口和第二接口即接即用，操作方便灵活。
-
公开(公告)号：CN113836048B
公开(公告)日：2024-09-06
申请号：CN202111093096.7
申请日：2021-09-17
Applicant: 许昌许继软件技术有限公司
Abstract: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置，采用现场可编程FPGA器件实现以太网二层交换处理业务，采用内存动态分配策略，即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存，一级缓存单元缓存二层交换处理后的以太网报文，二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存，当某端口瞬时流量过大时就申请占用二级缓存单元，报文发完后释放二级缓存单元，二级缓存单元动态分配给瞬时流量大的端口，合理高效的使用了FPGA内部缓存，省掉了常规报文缓存策略需要挂载的SDRAM。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.032 seconds)
